研究概要

私たちは、長年、ミリ波帯(30GHz-300GHz)¹を用いた無線通信システムの研究をしています。ミリ波帯では非常に広い周波数帯域幅が利用でき、超高速無線通信の実現が可能です。従来、ミリ波帯の無線機器には化合物半導体が用いられてきましたが、性能は高いものの、価格も高いことが課題でした。

ミリ波無線通信をスマートフォン等の民生機器で利用するには、安価で大量生産が可能なCMOS集積回路による実装が必須でした。 CMOS集積回路はデジタル回路向けのもののため、化合物半導体に比べ高周波特性は劣りますが、私たちの研究室では、新たな回路方式の考案や、様々な回路方式の工夫により、これらの課題を解決しようとしています。

CMOS集積回路(IC)の設計のみならず、アンテナ、パッケージ、プリント基板、制御系の設計や、実際に電波を飛しての測定評価(OTA測定)を行っており、 CMOS集積回路においても化合物半導体を大きく上回る性能を達成してます。

また、国内の様々な企業との産学連携を通して、強力に研究開発プロジェクトを推進しています。

長年研究を行ってきたミリ波無線通信技術が、第５世代移動通信システム（５Ｇ）として大規模商用化を果しましたが、さらなる高度化に向けて研究開発を進めています。

ミリ波を使いこなしていく上では、フェーズドアレイによるアクティブアンテナ技術が必須となっています。 6Gや7G等の将来の無線通信技術へ向けて、ミリ波MIMOによるさらなる高速化や、自己補償技術による高精度ビーム制御、超高速ビーム制御、低消費電力化、テストコスト削減技術、等に取り組んでいます。

[研究成果]

• Beyond 5Gの端末機に向けたマルチバンドフェーズドアレイ受信ICを開発 ( 論文JSSC) ( 論文ISSCC)

• 5GおよびBeyond 5Gの基地局に向けた高効率ミリ波帯フェーズドアレイ無線機を開発 ( 論文JSSC) ( 論文)

• 偏波MIMO対応ミリ波フェーズドアレイ無線機を開発 ( 論文JSSC) ( 論文)

• 5G向けミリ波フェーズドアレイ無線機を開発 ( 論文JSSC) ( 論文)

• 5G向けミリ波無線機の省面積化に成功 ( 論文JSSC) ( 論文ISSCC)

• 5G向けミリ波無線機の小型化に成功 ( 論文JSSC) ( 論文)

60GHz帯は、最大で57GHzから71GHzの合計14GHzの非常に広い周波数帯幅の利用が可能で、 256QAMによる通信を行うと理論的には80Gbps以上の通信速度が実現できます。さらにMIMO技術と組み合わせることにより300Gbps以上の通信速度を実現できる可能性があります。

超高速な次世代WiFi技術としての利用が期待されています。

[研究成果]

• 世界初40GHz帯／60GHz帯協調による次世代高速ワイヤレスアクセスネットワーク構築に成功

• ミリ波帯無線機で毎秒28Gbitの伝送速度を達成
  ( 論文ISSCC)
  ( 論文JSSC) ( 論文ISSCC) (42Gbps達成)
  ( 論文JSSC) ( 論文ISSCC) (50Gbps達成)

• ホットキャリアによるトランジスタ性能の劣化を回復 ( 論文ISSCC)

• 世界最高のデータ伝送速度6.3Gb/sを実現する低消費電力・広帯域ミリ波無線用LSIを共同開発 ( 論文JSSC) ( 論文ISSCC)

• ミリ波帯無線機で毎秒11Gbitの伝送速度を達成 ( 論文JSSC) ( 論文ISSCC)

私たちの研究室では、ミリ波よりも更に高い周波数帯であるテラヘルツ帯(テラヘルツ波)を用いたテラヘルツ無線通信技術やテラヘルツイメージング技術に取り組んでいます。

5Gでは主として100GHz以下の周波数帯が用いられていますが、6Gではさらなる高速化が期待できる100GHz以上のテラヘルツ帯(100GHz-10THz)²の利用が検討されています。本研究室では、CMOS集積回路の動作周波数限界に迫る300GHz帯無線機をはじめ、世界で初めてCMOS技術によるテラヘルツ帯フェーズドアレイ無線機を実現しています。現在は、さらなる高速化、多素子化、低消費電力化にあわせ、携帯端末に搭載可能とするための超高集積実装技術の研究も行っています。

ミリ波帯・テラヘルツ帯無線機は非常にホットな研究分野で、世界中の大学や企業が競って研究を行っています。そのような中、当研究室の大学院生がデザインした回路が、世界最速の120Gbpsの通信速度を達成しています。

また、6Gでの実用化を目指して、サブテラヘルツ帯³のうち150GHzあたりの周波数帯(Dバンド)を用いる無線機技術についても積極的に研究を行っており、世界で始めて100GHz超での全二重無線通信(Full Duplex)を実現しています。

[研究成果]

• オールCMOSの300GHz帯フェーズドアレイ送信機を開発 ( 論文ISSCC)

• 300GHz帯でのビームフォーミングと高速データ伝送に成功 ( 論文)

• 6G向け100Gbps超の超高速サブテラヘルツフェーズドアレイ無線機を開発 ( 論文JSSC) ( 論文)

• テラヘルツ帯でのフェーズドアレイ無線機を実現 ( 論文JSSC) ( 論文ISSCC)

• 300GHz帯で毎秒100ギガビットの無線伝送が可能な超高速ICを開発 ( 論文JSSC) ( 論文)

• 世界最高速！毎秒120ギガビットの無線伝送に成功 ( 論文ISSCC)

• 世界最高速！毎秒56ギガビットの無線伝送に成功 ( 論文ISSCC)

世界中どこでもつながる無線通信技術を実現すべく、低軌道衛星(LEO)を用いたミリ波帯衛星通信技術について研究を行っています。

白根研究室との共同でプロジェクトを推進しています。

[研究成果]

• 軽くて柔らかな基板を用いた宇宙で大きく展開可能なフェーズドアレイ無線機を実現 ( 論文)

• 小型地球観測衛星搭載用のKa帯フェーズドアレイ無線機の低消費電力化に成功 ( 論文ISSCC)

• 低軌道衛星コンステレーションに向けた耐放射線Ka帯フェーズドアレイ無線機の開発に成功 ( 論文ISSCC) ( 論文ISSCC) ( 論文JSSC) ( 論文JSSC)

• 超小型衛星搭載用Ka帯無線機の開発に成功 ( 論文)

• JAXAの「革新的衛星技術実証3号機」に5G対応のフェーズドアレー無線機を搭載

• Ka帯衛星通信向け無線ICの開発に成功 ( 論文)

デジタル回路は、HDL(ハードウェア記述言語)からの自動生成が可能で、異なるCMOSテクノロジ間での設計再利用や、微細プロセスの利用による性能向上が見込めますが、その一方で、アナログ回路は手設計が必要であり、生産性の上ではデジタル回路との大きな隔りがあります。

本研究では、デジタル回路で用いられるスタンダードセルを改変なく使いつつ、自動配置配線によるレイアウト生成が可能な新たな方式のアナログ回路技術について研究を行っています。

これまでの成果として、当時、世界最先端である5nmのCMOS技術を用いてクロック回路(PLL)を実現しています。デジタル回路と同じように、論理合成・自動配置配線による設計が可能となったことによる成果です。

[研究成果]

• 世界最小のクロック回路を5nm CMOSで開発 ( 論文) ( 論文)

• クロック生成回路をディジタル回路で構成 ( 論文JSSC) ( 論文ISSCC) ( 論文ISSCC)

• 二重ループ構造により注入同期現象を安定化 ( 論文JSSC) ( 論文ISSCC)

従来のチャージポンプやアナログループフィルタを用いる旧来のPLLではなく、制御部がデジタル化されたデジタルPLL(All-Digital PLL)について研究を行っています。アナログ回路とデジタル回路が混載されており、両者を組合せた統合的なシミュレーション・設計技術が必要となります。

本研究室では、特に、無線通信システムに必要となる分数分周PLLの高性能化について研究を行っています。アナログデジタル混載集積回路で用いられる離散時間アナログ信号処理を駆使した新たな回路方式の検討を行っています。

また、応用として、BLE(Bluetooth Low Energy)や5G(FR1)向けの無線機技術についても研究を行っています。

これまでの研究成果として、従来知られていたPLLのループ帯域の理論限界を100倍以上広げられる回路技術や、0.265umWで動作する分数分周PLLを実現しています。

[研究成果]

• Beyond 5Gに向けた新規デジタル位相同期回路を開発 ( 論文ISSCC)

• 新アーキテクチャのデジタル位相同期回路を開発 ( 論文ISSCC) ( 論文JSSC) ( 論文ISSCC)

• 極低消費電力のデジタル位相同期回路を開発 ( 論文JSSC) ( 論文ISSCC) ( 論文JSSC) ( 論文ISSCC)

• 新型デジタル発振器を開発 —電圧サブサンプリングにより低消費電力、低ジッタ実現— ( 論文JSSC) ( 論文ISSCC)

あらゆる物にセンサノードを搭載し、様々な情報をインターネットを介して収集するモノのインターネット(IoT)社会が実現しつつあります。センサノードの個数は将来1兆個にも及ぶと言われており、これらのメンテナンスコストをいかに低下させるかがIoT成功の鍵となります。メンテナンスコストを低下させるにはセンサノードの消費電力を低下させ、ノードのバッテリーを長寿命化させることが必須となります。私たちの研究室は、特にセンサノードの通信回路の消費電力を低下させることで、IoTのコスト改善に貢献しています。左のチップ写真は、本研究室で開発された2.4GHz帯Bluetooth Low Energy (BLE)に向けた送受信回路です。このBLE無線回路には、デジタル位相同期回路一つで無線通信に必要な機能を実現する画期的な手法が採用されています。これによって無線通信に必要な回路を大幅に削減することができ、消費電力をBLE無線回路の中で世界最小の2.3mWにまで低下させることができました。

CPU等のデジタル回路は情報をデジタル値として表して処理していますが、実世界の情報はほとんどがアナログ値です。集積回路と実世界の橋渡しをするのが、 A/D変換器(ADC)やD/A変換器(DAC)です。重要なアナログ回路の一種であり、 ISSCC等の国際会議でも非常に活発に論文発表が行われています。

本研究室では、自動配置配線が可能なADC・DACや、 BIST用ADC・DACの研究開発を行っています。

ミリ波を用いる自動車向け車載レーダー技術は、運転時の安全や利便性のため、また、自動運転に不可欠な技術として、活発に研究開発が行われています。近年は、車内向けセンシングや、様々な生活環境におけるセンシングやイメージングへの応用も期待されています。本研究室では、CMOS集積回路により安価で実装可能な、デジタルPLLを用いた超高精度FMCWレーダーの研究を行っています。

量子コンピュータ、量子センシング、量子ネットワーク等の量子技術への期待が高まっています。それらの量子技術の実用化においても、高度な集積回路技術が必要とされています。

本研究室では、Cyro CMOS技術や、セシウム原子の遷移周波数を用いて非常に正確に時を刻む原子時計の研究を行っています。自動車、携帯電話基地局、超小型の衛星等に原子時計を搭載するためには、従来の大型の原子時計を大幅に小さくし、さらにごく限られた電力で動くようにする必要があります。本研究室では、従来と比較して消費電力と周波数安定度を一桁以上削減した右図に示すような15cm³、60mWの低消費電力な小型原子時計の開発に成功しています。小型化かつ低消費電力化が実現できたことで、様々な機器での原子時計の利用を可能とし、自動運転やGPSの代替、高精度計測など、これまで実現できなかった社会・技術サービスへ大々的な展開が期待されています。

[研究成果]

• 超省エネ・小型の原子時計の開発に成功 ( 論文JSSC) ( 論文ISSCC)