

電源電圧雑音に不感なLC発振器の検討

A Supply Noise Insensitive LC Oscillator

木村 健将
Kento Kimura

岡田 健一
Kenichi Okada

松澤 昭
Akira Matsuzawa

東京工業大学 大学院理工学研究科 電子物理工学専攻
Department of Physical Electronics, Tokyo Institute of Technology

1 まえがき

Wi-Fi 通信規格などにおいては様々な回路ブロックが集積されているため、電源やグランドパスを介して他ブロックの雑音が混入し性能劣化の原因になる。発振器においてはジッタ性能の劣化や、スプリアスの発生、PLL のロック外れなどを引き起こすため、これらを防ぐように設計する必要がある。

2 従来手法

代表的な従来手法としてはレギュレータを用いる方法がある。レギュレータの出力を仮想的な電源として用いることで電源ノイズの影響を緩和することができるが、欠点も多い。たとえば仮想電源電圧を生成するリファレンス回路自体が無視できないレベルのノイズを生成すること、レギュレータの帯域幅を広げるために非常に消費電力の大きい増幅器が必要になることなどがある。

また発振器専用の電源とグランドを別途用意する方法もある。これによりノイズ混入を緩和できるが、基板や磁界での結合による雑音混入は防げないことや、電源/グランドインピーダンスが上昇し逆効果になる恐れがあるといった問題点がある。

上記で説明したように雑音の混入を完全に防ぐことは難しいため、雑音が混入したとしてもその影響に耐えるような発振器が必要である。

3 提案手法

LC 発振器の周波数が電源特性を持つ理由は、容量成分が電源特性を持つためである。そのため LC 発振器が持つ容量成分である、キャパシタスイッチ (C_{SW})、アナログバラクタ (C_{VAR})、クロスカップルトランジスタ (C_{XCPL})、バッファ (C_{BUF}) の入力容量の4つが持つ電源特性の総和が0になるよう相互キャンセルできれば、発振器全体の電源特性をフラットにできる。また所望する周波数で発振させるために、容量の総和も所望値に一致させる必要がある。そのため式 (1) と式 (2) を同時に満たさねばならない。

$$\frac{\partial C_{SW}}{\partial V_{DD}} + \frac{\partial C_{VAR}}{\partial V_{DD}} + \frac{\partial C_{XCPL}}{\partial V_{DD}} + \frac{\partial C_{BUF}}{\partial V_{DD}} = 0 \quad (1)$$

$$C_{SW} + C_{VAR} + C_{XCPL} + C_{BUF} = C_0 \quad (2)$$

ここで要求されることは、 C と $\partial C/\partial V_{DD}$ をそれぞれ独立して変化させられることである。そうでないと1つのキャリブレーションがもう片方の結果を乱すことになり、収束が困難になるためである。またより高い性能を得るために、 C だけでなく $\partial C/\partial V_{DD}$ も細かく制御できることも必要である。

そのため本研究では、 C だけを変化させ $\partial C/\partial V_{DD}$ がほとんど変化しないような、キャパシタスイッチ及びアナログバラクタの構成を提案した。キャパシタスイッチとしては、バルクとソース/ドレイン間のPN接合容量が、電源特性を持つ大きな要因であったので、バルク、ソース、ドレイン電圧が常に同じになる構成をとった。またアナログバラクタはVCOゲイン (K_{VCO}) の線形性が高くなる構成をとった [1]。これによりロック時の制御電圧がどのポイントであっても、同じ K_{VCO} であるので、電源変動による容量変動も常に同じ値をとる。

また $\partial C/\partial V_{DD}$ を細かく制御するために、テールドレイン部に容量 (C_{TAIL}) を挟んだ新たなクロスカップルトランジスタを用いた。この回路が持つ電源特性は式 (3) で表され、テール容量を変化させることで電源特性も変化する。

$$\frac{\partial C'_{XCPL}}{\partial V_{DD}} = \frac{2C_{TAIL}^2}{(2C_{TAIL} + C_{GS})^2} \cdot \frac{\partial C_{XCPL}}{\partial V_{DD}} \quad (3)$$

4 結論

LC 発振器が持つ容量成分の電源特性について解析し、各々の特性を相互キャンセルすることで周波数の電源特性をフラットにする手法を提案した。3.5GHz 帯で発振させたシミュレーション結果では、サブライプニングゲイン (K_{VDD}) が 50MHz/V ほどであったものを 100kHz/V まで小さくすることができた。

謝辞

本研究の一部は、総務省委託研究『電波資源拡大のための研究開発』、総務省 SCOPE、科学研究費補助金、半導体理工学研究センター、並びに東京大学大規模集積システム設計教育研究センターを通し、日本ケイデンス株式会社、メンター株式会社との協力で行われたものである。




図1 一般的なLC発振器の構成




図2 周波数の電源特性

参考文献

[1] J. Jin, X. Yu, X. Liu, W. M. Lim and J. Zhou, "A Wideband Voltage-Controlled Oscillator With Gain Linearized Varactor Bank" IEEE Transactions on Components, Packaging and Manufacturing Technology, Vol. 4, No. 5, MAY 2014.