

ミリ波注入同期型周波数逓倍器の共振インピーダンス最適化

Optimization of Tank Impedance for Injection Locked Oscillators

桂木 真希彦
Makihiko Katsuragi

近藤 智史
Satoshi Kondo

岡田 健一
Kenichi Okada

松澤 昭
Akira Matsuzawa

東京工業大学 大学院理工学研究科 電子物理学専攻
Department of Physical Electronics, Tokyo Institute of Technology

1 まえがき

近年、近距離での高速通信に適した 60GHz 帯を利用する Si CMOS プロセスを用いた無線通信回路が盛んに研究されている。従来、ミリ波帯においては共振器の Q 値が劣化し、発振器の位相雑音が増加してしまうという課題があった。そこで注入同期型周波数逓倍器 (ILO) を用いて、低い周波数帯の信号を逓倍して利用する構成が提案されている [1]。この構成では周波数変動により同期が外れてしまわないように、ロックレンジを広く設計する必要がある。本研究では、ILO の消費電力削減とロックレンジ拡大のために共振インピーダンスを最適化する手法を提案する。

2 ロックレンジ

ILO の Free-run 周波数を ω_0 、注入信号の周波数を ω_{inj} とすると、ILO のロックレンジは以下の式で表せる [2]。

$$\omega_0 - \omega_{inj} = \frac{\omega_0}{2Q} \cdot \frac{I_{inj}}{I_{osc}} \cdot \frac{1}{\sqrt{1 - \frac{I_{inj}^2}{I_{osc}^2}}} \quad (1)$$

Q は共振器の Q 値、 I_{osc} は発振に必要な電流、 I_{inj} は注入信号による電流である。式 (1) より、より小さな電流 I_{osc} で動作させることができれば、ロックレンジを広げることができる。共振器の共振インピーダンスを大きくすると、小さな電流でも必要な出力振幅を得ることができるので、広ロックレンジ化と低消費電力化が同時に実現できる。一方で位相雑音性能は劣化してしまうが、ILO の位相雑音は注入同期により注入信号に依存するので、Free-run 位相雑音はほぼ無視することができる。共振インピーダンスを最大化するような設計手法について次節で説明する。

3 提案手法

LC 共振器の共振インピーダンス R_p は、インダクタ L 、容量 C 、およびそれぞれの Q 値を用いて以下の式で表せる。

$$R_p = \left(\frac{1}{Q_L \omega L} + \frac{\omega C}{Q_C} \right)^{-1} \approx (Q_L \parallel Q_C) \omega L \quad (2)$$

発振周波数は $\omega = \frac{1}{\sqrt{LC}}$ で決まるので、インダクタ L を大きくするためには可変容量を小さく設計する必要がある。しかし、可変容量を小さく設計するとクロスカップルトランジスタなどの寄生容量による容量オフセットが支配的になり、可変容量比を余計に大きくしなければ必要な周波数可変範囲を得ることができない。一方、可変容量比を大きくするほど Q 値は劣化するので、 L と Q_C にはトレードオフが存在する。式 (2) より共振インピーダンス R_p は可変容量比について最大値を持ち、この特性を計算することによって最適な共振器の設計値を求めることができる。

4 シミュレーション結果

60GHz 帯 ILO に本手法を用いてシミュレーションを行った。シミュレーション結果を図 2 に示す。横軸は共振器の可変容量比で、縦軸は共振インピーダンス R_p および消費電力 P_{DC} であ

る。線で示したのが計算結果、マーカーで示したのが設計した ILO のシミュレーション結果である。

共振インピーダンスを最大にするような共振器の設計を計算により見積もることができ、その点で消費電力が最小となることを示した。また、式 (1) よりロックレンジも拡大していることがわかる。

5 結論

ILO の共振インピーダンスを最適化する手法を提案した。提案手法により、ILO の消費電力削減とロックレンジ拡大が実現できることを示した。




図 1 Quadrature ILO の回路図




図 2 提案手法のシミュレーション結果

謝辞

本研究の一部は、総務省委託研究『電波資源拡大のための研究開発』、総務省 SCOPE、科学研究費補助金、半導体理工学研究センター、並びに東京大学大規模集積システム設計教育研究センターを通し、日本ケイデンス株式会社、メンター株式会社およびアジレント・テクノロジー株式会社の協力で行われたものである。

参考文献

- [1] W. L. Chan and J. R. Long, "A 56-65 GHz Injection-Locked Frequency Tripler With Quadrature Outputs in 90-nm CMOS," *IEEE Journal of Solid-State Circuits*, Vol. 43, No. 12, pp. 2739-2746, Dec. 2008.
- [2] B. Razavi, "A Study of Injection Locking and Pulling in Oscillators," *IEEE Journal of Solid-State Circuits*, Vol. 39, No. 9, pp. 1415-1424, Sep. 2004.