

-- ADCなどのベースバンド回路を中心に --

松澤 昭

東京工業大学 大学院理工学研究科





- ・60GHz ミリ波通信用ADC
- ・補間パイプライン型ADCの提案と開発
- ・12ビット SAR ADCの開発
- ・SAR ADCの開発課題
- ・アナログ・ADC開発の今後





60GHz ミリ波通信用ADC



従来のミリ波システム

2006年にはGaAs技術を用いて60GHzのモデュールが完成していたででで

しかしながら, 更なるコストダウンが必要だった他, ベースバンドチップが無く, データ伝送速度は50Mbps程度であった。 単体デバイスがいくら高速でも, ベースバンド信号処理技術が伴わないとだめ。





ΤΟΚΥΟ ΤΕΓΗ





フラッシュADC

6

Pursuing Excellence

Okada Lab.

ΤΟΚΥΟ

フラッシュ型ADCは分解能が5~7ビットでGHzを超える用途では 未だ最適な変換方式である。 実効的分解能 (ENOB)は比較器のミスマッチ電圧で決まる。



ダイナミック比較器

貫通電流が流れず,高速(4GHz程度までは動作可能)かつ低電力な Pursuing Excellence ダイナミック型比較器を提案。定常電流が流れず低電力。 容量によりオフセット電圧の補償が可能(1mV程度は可能)でかつ低ノイズ。





ΤΟΚΥΟ ΤΕΕ

低消費電力化 8 ΤΟΚΥΟ **Pursuing Excellence** 5~6ビットADCの面積とFoM(変換エネルギー)は正比例する 低電力ADCの実現には小面積化が不可欠 10 6b, Flash $FoM = \frac{P_d \cdot 2^{\Delta ENOB}}{f_c \times 2^N}$ 6b, Flash 5b, Flash ++++++ 6b, Flash FoM (pJ/conv.step) 6b, SAR(2b) 🖢 6b, Flash 1 6b, Flash H $=E_c \cdot 2^{\Delta ENOB}$ 6b, Flash 6b, Subrange 5b, Flash Our develope 0.1 5b, Flash 5b, 1b Fold and Flash 0.01 0.01 0.1 10 Area (mm²)





トランジスタサイズを減少させて消費エネルギーを下げ、ミスマッチ電圧の増大は デジタルミスマッチ補償技術により抑制して高精度化する









オフセット補償結果

Pursuing Excellence 13.7 mV のオフセット電圧を1.7mVに低減した **Calibration ON Measured result Calibration OFF** 40 Min/Max : -3.9/+2.9 mV 20 $V_{\text{offset}}(\sigma) = 1.69 \text{ mV}$ V_{offset} [mV] 0 -20 $V_{\text{offset}}(\sigma) = 13.7 \text{ mV}$ Min/Max : -38.4/+32.8 mV -40<u></u> 16 32 **48 64** 0 10 20 30 **Comparator Number Probability** [%]



ΤΟΚ

60GHz トランシーバ用フラッシュADC



ΤΟΚΥΟ

12

PursuingExcellence

Matsuzawa & Okada Lab.







VGA Gain range	0-40 dB
ADC Resolution	5 bit
Sampling rate	2304 MS/s
Power	VGA:9mW
Consumption	ADC : 12 mW [*]
DNL, INL	< 0.8 LSB
SNDR	26.1 dB
FoM of ADC	316 fJ/convs

*single channel inc. S/P





60GHz トランシーバ用として世界最小レベルの消費電力とコア面積を達成

	Architecture	Cal.	fs [GS/s]	SNDR [dB]	Power [mW]	FoM [fJ/-c.s.]	Process [nm]	Area [mm²]
[1]	Flash	-	3.5	31.2	98	946	90	0.149
[2]	SAR	Internal	2.5	34.0	50	489	45	1
[3]	Folding	Internal	2.7	33.6	50	474	90	0.36
[4]	Pipeline, Folding	External	2.2	31.1	2.6	40	40	0.03
[5]	Flash	Internal	2.88	27.8	36	600	65	0.25
This work	Flash	Internal	2.3	26.1	12	316	40	0.06

[1] K. Deguchi, et al., VLSI Circuits 2007 [2] E. Alpman, et al., ISSCC 2009

[3] Y. Nakajima, et al., VLSI Circuits 2007 [4] B. Verbruggen, et al., ISSCC 2010

[5] T. Ito, et al., A-SSCC 2010





補間パイプライン型ADCの提案と開発

固定ポイントミリ波通信機器用



高速信号伝送とADC性能

伝送回路のデータレートはADCの分解能Nと変換周波数f。の積に比例する

$$D_{rate} \approx N \cdot f_s$$
 N: 分解能
f_s: 標本化周波数

15

Pursuing Excellence

& Okada Lab.

ΓΟΚ

ノイズがADCの量子化ノイズで決まると仮定した場合





38GHz 1Gbps 固定無線システムを共同開発した

Compatible with Gbit Ethernet Hole system is integrated with planar antenna

日本無線との共同開発

ΤΟΚΥΟ

16

Pursuing Excellence







Mixed signal BB SoC ΤΟΚΥΟ アナログ・デジタル混載ベースバンドSoCを開発した。 **Pursuing Excellence** 64QAM (1Gbps) を用い信号帯域は260MHz. Temperature Flash EEPROM SDRAM SDRAM Svnthesizer Memory Sensor Base band SoC **CPU** Core and Peripheral Circuits Gigabit Ethernet Transceiver I/Q Quadrature Modulator and Demodulator Gigabit D/A Converter Radio QAM Ethernet Framer MAC Modem \Rightarrow MAC A/D Converter 90nm CMOS D/A and A/D Network Interface Block **QAM Modem Block 40M Transistors** Converters **Baseband Processing SoC** 研究室で開発したADC & DAC





64QAMで十分低いビット誤り率を達成するためには 有効分解能の高いADCが不可欠 有効分解能が8ビット以上になって初めてBERが目標を満たした。

C/N vs 64QAM_BER on B-B pair ENOB: ADCの有効分解能



64QAM BW=260MHz

ΓΟΚΥ

18

Pursuing Excellence









 $V_{x} = \frac{1}{m+n} (mV_{oa} + nV_{ob})$

利得は4程度でもかまわない

Caps.

 A_{2b}

V_{xb}

M. Miyahara, A. Matsuzawa, VLSI-CS, 2011. J. Mulder, et al., ISSCC, 2011

2013/3/15

V_{in}-V_R.

A_{1h}

V_{ob}



重み付け容量による補間回路

Pursuing Excellence 重み付け容量による補間回路は、補間機能だけでなく、 サンプルホールドや増幅器のオフセット電圧キャンセルも実現できる。

22

ΤΟΚ



性能比較

OPアンプやリニアリティ補正を用いなくても10bit 320Mspsの

パイプライン型ADCが実現できた。

M. Miyahara, A. Matsuzawa, VLSI-CS, 2011.

ΤΟΚ

Pursuina Excellence

	This Work	[2]	[6]	[7]
Resolution (bit)	10	10	10	10
F _{sample} (MS/s)	320	500	205	320
V _{DD} (V)	1.2	1.2	1.0	-
Power (mW)	40	55	61	42
ENOB _{peak} (bit)	8.5	8.5	8.7	8.7
FoM _{Fs} / FoM _{ERBW} (pJ/cs)	0.35 / 0.77	0.31	0.65	0.36/0.44
Technology (nm)	90	90	90	90
Active Area (mm ²)	0.46	0.5	1	0.21
Amplifier type	Open	Closed	Closed	Closed
Linearity Compensation	No	Yes	No	Yes

[2] A. Verma and B. Razavi, IEEE J. Solid-State Circuits, vol. 44, Nov., 2009.

[6] S. Lee, Y. Jeon, K. Kim, J. Kwon, J. Kim, J. Moon, and W. Lee," ISSCC, 2007.

[7] H. Chen, W. Shen, W. Cheng, and H. Chen, A-SSCC, 2010.







はじめは10ビット精度も難しかったが, 最近は12ビット精度も可能となった。







12ビット SAR ADCの開発

汎用ADCの開発とスケーラブルADCへの展開





- ・高速動作でも低速動作でも回路は同じ
- ・消費電力が与えられた変換クロック周波数に自動的に比例する
 ・クロックが止まったら電源電流は流れない

CML 論理回路 通常の増幅器

CMOS 論理回路.



SAR ADC

SAR ADCは容量DACとダイナミック型比較器, セルフクロック回路を用いるごどで CMOS論理回路のようなADCを実現できる。またオペアンプを用いていないので 信号振幅を高くすることが可能で, 低電圧動作にも対応できる。

ΤΟΚΥΟ ΤΙΕΓΙ





従来のNビット SAR ADCでは変換周波数 f_sのN倍以上の動作周波数が必要で, 使用を困難にしていた。(例えばN=12bit, f_s=80MHzでは1.2GHz程度のクロックが必要) しかしながらダイナミック型比較器では出力状態により比較動作の終了が判定できるので, 外部クロックが不要となり,変換を開始するコマンドだけで動作するようになった。





高精度化:CDACの構成

CDACはスプリット容量を使用して容量値を極小にし、フローティング容量補償 容量ミスマッチ補償回路を設けたが、これによる面積増加は殆どない。

29

ΤΟΚ







420um



評価結果:リニアリティ







デジタル容量ミスマッチ補正回路 に不具合

容量のミスマッチ(位置依存)が原因で 2-3 LSB程度の大きなリニアリティエラー が出ている。

65nmでは補償回路の見直し, レイアウトの最適化でかなり低減できる 見通し。







SAR ADCの開発課題



MIM容量の限界とMOM容量

MOM容量はMIM容量と違い微細化により容量密度が増加する。 したがって、微細化プロセスを用いることで占有面積が小さくなり、 距離が短縮されるので、高速化、低電力化を図ることができる。

MOM容量により微細化とともに容量部の面積縮小が可能である





ΓΟΚΥ

Pursuing Excellence



MOM容量は面積を増加させても精度が飽和するが、その大きな要因は容量の位置依存が強いことである。 500umで1%程度の容量傾斜がある。 設計ではこの点を考慮したレイアウトや誤差補正技術が不可欠。



このようにビットを固めたレイアウトでは 容量値の位置依存によるINL劣化が大きい



Pursuing Excellence

比較時のノイズ

比較時のノイズはCDAC容量(=サンプリング容量)ではなく, Pursuing Excellence 寄生容量で決まることになってしまう。寄生容量が小さいと大きなノイズが発生。





36

ΤΟΚ









C_p=10fF

C_p=0



ΤΟΚΥΟ ΤΕΕΗ

参照電圧周辺や入力信号端のインピーダンス特性が変換特性に影響を写える。 最もタフな課題であろう

SAR ADCはこんな特性が観測される









ADC・アナログ回路開発の今後





SAR ADCとFB_GMセルでたいていのアナログフロントエンドは合成可能。



アナログマルチプレクサが必要な場合もある



開発中の65nm SAR ADC

現在65nm CMOSを用いた12bit 80MSps SAR ADCを開発中。 占有面積は極めて小さく,消費電力も極めて低い。

12bit, 80MHz, 3.2mW, 0.03mm², SNDR>67dBが目標

インターリーブ動作を想定し、縦を短くしている

10bit, 120MHz, 0.8mW, 0.01mm² SNDR> 58 dBも可能





ΤΟΚ

Pursuina Excellence







- アナ・デジ混載LSIにおいて、アナログ回路の開発が困難な状況は改善されておらず、今後ますます困難になる。
 - 微細化・低電圧化により設計難易度が上昇
 - 設計人材の減少(事業選択・集中,リストラ)
 - 設計コスト削減の要求(IP開発費減,試作回数減)
- プログラマブルアナログ回路による解決
 - コア回路の種類をできるだけ絞る
 - 微細化・低電圧化に耐えうる回路のみを選抜
 - レイアウトに規則性のあるもののみを選抜(RDAC, CDAC, etc)
 - レイアウトを含め設計の大半を自動化する
 - テスト容易化設計も併せて行う







帰還型gmセルの可能性

帰還型g_mセルは線形性が高く、低電圧化も可能である。





Pursuing Excellence

ISSCS, vol.1, pp.41-44, lasi, Romania, July 2007.



浅田邦博,松澤昭「アナログ・RFCMOS集積回路設計 応用編」 培風館



まとめ

• ADCの性能向上が通信システムの性能向上の鍵。

- 49 TOKYDTIECH PursuingExcellence
- フラッシュADCは5~7ビットで数GSps程度の要求性能では最も合理的。
 60GHzミリ波BBシステムとして今後ともに用いられる。
- パイプライン型ADCはOpAmpの利得低下や電源電圧低下により設計が困難になった。
- 補間技術を用いた補間パイプライン型ADCを提案した。OpAmp を用いなく ても12bit, 400Msps程度の性能は可能なものと思われる。
- 12bit SAR ADCを開発中。12bit, 80MSps, 3mW, 0.03mm²のめどがつき つつある。0.7V程度の低電圧動作も可能。
- SAR ADCは/イズモデルや入力端・参照電圧端などの実装周りの回路の過 渡特性が課題。
- SAR ADCにオーバーサンプリングやインターリーブ技術を用いると、無線通信に必要なほとんどの領域をカバーできる。
- 今後のアナログ・ADC回路開発は微細化、低電圧化に耐え、最少面積、最少 消費電力の回路コアを厳選し、少ないコアの組み合わせと、レイアウトまでの 設計自動化で各種要求に迅速に対応できることが大切。
- 最終的にはプログラマブルアナログ回路を目指す。





1GHz程度までは単にADCで変換するだけで実現できる?





現実はどうか?

分解能8ビット程度なら1GHzの信号が変換できる。



BW [MHz]



51

Pursuing Excellence

ΤΟΚΥΟ

消費電力は?

52

PursuingExcellence

ΤΟΚΥΟ

分解能8ビット程度で数Wだが,分解能6ビットなら10mW程度で 1GHzの信号が変換できる。





ADCの広帯域化を図るには低ジッタクロックが不可欠



