

◎南 亮,松下 幸太,浅田 大樹,岡田 健一,松澤 昭

東京工業大学大学院理工学研究科 電子物理工学専攻



2011/09/14

発表内容

1 TOKYO TIECH Pursuing Excellence

- 研究背景·目的
- バラクタクロスカップル方式
 - キャパシタクロスカップルによるゲート・ドレ イン間容量の中性化を応用
 - 入力電力の大きさに応じた容量値を実現
- 測定結果
 - -電力利得
 - -電力付加効率(PAE)
 - -性能比較
- まとめ





2 TOKYOTIECH PursuingExcellence

> Matsuzawa & Okada Lab





60GHz帯伝送 🛑 高い出力電力、効率が要求される

[1] K. Okada, *et al.*, ISSCC 2011 [2] A. Musa, *et al.*, ASSCC 2010



- 差動回路のドレインと他方のゲートを容量を介して接続 する手法
- ── −C_xを実現し、ゲート・ドレイン間容量を低減

🛑 最大電力利得、安定係数を大幅に改善

[3] W. L. Chan, et al., ISSCC 2009



容量値の最適化



- 入力電力の大きさにより最適な容量値が変化
 - 一入力電力が小さい時、容量値が大きいと高効率
 - ー入力電力が大きい時、容量値が小さいと高効率

🛑 クロスカップルさせるキャパシタにバラクタを使用

 入力電力をフィードバックしバラクタに与えるバイアスを変化させ、 最適な容量値を実現(アダプティブバイアス回路) Matsuzawa

2011/09/14

R. Minami, Tokyo Tech



5







- CMOS 65nmプロセス
 - 2段差動
- 低損失な伝送線路を使用
- 最終段のトランジスタサイズは80µm
- 1.2Vの電源電圧

R. Minami, Tokyo Tech



アダプティブバイアス回路 2011/09/14 R.I





940µm





• 実測結果とシミュレーション結果で10GHz程度のマッチング誤差が生じた。





測定結果(大信号特性) 9 ΓΠΙΖΥΠ 16 Output power [dBm], Gain [dB] suing Excellence 14 12 10 PAE [%] 8 6 --Output power 4 --Gain 2 ---PAE 0 -30 -25 -20 -15 -10 -5 5 10 0 Input power [dBm] **Gain: 12.1dB** P_{sat}: 12.2dBm PAE at P_{1dB}: 7.7% P_{DC}: 86mW Peak PAE: 12.5% V_{DD}: 1.2V Matsuzawa & Okada Lab.

性能比較

	Tech.	Gain [dB]	P _{1dB} [dBm]	P _{sat} [dBm]	PAE@P _{1dB} [dBm]	Power [mW]	V _{DD} [V]	cellence
ISSCC 2008[4]	65nm	5.5	9	12.3	6		1.0	
ISSCC 2009[3]	65nm	16	2.5	11.5	4.5	43.5	1.0	
ISSCC 2010[5]	65nm	14.3	11	16.6	1.3	732	1.2	
ISSCC 2010[6]	65nm	19.2	15.4	17.7	7	480	1.0	
ISSCC 2011[7]	65nm	20.3	15	18.6	6.3	72	1.0	
This Work	65nm	12.1	9.5	12.2	7.7	86	1.2	

P_{1dB}におけるPAEで高い値を達成。

R. Minami, Tokyo Tech



10





- CMOS 65nmプロセスを使用し、入力電力を フィードバックさせた2段構成の60GHz CMOSバラクタクロスカップル電力増幅器を 試作した。
- P_{1dB}におけるPAEで7.7%という、60GHz帯 CMOS電力増幅器の中で高い値を実現した。





12 TOKYOTIECH PursuingExcellence

[3]: W. L. Chan, J. R. Long, M. Spirito, and J. J. Pekarik, "A 60 GHz-Band 1V 11.5 dBm Power Amplifier with 11% PAE in 65 nm CMOS," in *IEEE International Solid-State Circuits Conf. Tech. Dig.*, Feb. 2009, pp. 380–381.

[4]: D. Chowdhury, P. Reynaert, and A. M. Niknejad, "A 60 GHz 1V +12.3 dBm Transformer-Coupled Wideband PA in 90 nm CMOS," in *IEEE Int. Solid-State Circuits Conf. Tech. Dig.*, Feb. 2008, pp. 560–561.

[5]: B. Martineau, V. Knopik, A. Siligaris, F. Gianesello, and D. Belot, "A 53-to-68 GHz 18 dB Power Amplifier with An 8-Way Combiner in Standard 65 nm CMOS," in *IEEE Int. Solid-State Circuits Conf. Tech. Dig.*, Feb. 2010, pp. 428–429.

[6]: J. Lai and A. Valdes-Garcia, "A 1V 17.9 dBm 60 GHz Power Amplifier in Standard 65 nm CMOS," in *IEEE Int. Solid-State Circuits Conf. Tech. Dig.*, Feb. 2010, pp. 424–425.

[7]: J. Chen and A. M. Niknejad, "A Compact 1V 18.6dBm 60GHz Power Amplifier in 65nm CMOS," in *IEEE Int. Solid-State Circuits Conf. Tech. Dig.*, Feb. 2011, pp. 432–433.





- ミリ波においてゲートドレイン間容量はTrのf特劣化に影響する
- MAG向上のためにゲートドレイン間距離を小さくし、容量を減らす









- 長さが 200µm, 300µm, 400µm の3
 本の伝送線路で測定
- 200µm, 400µmの測定データからパッドの寄生成分を求め、それぞれの伝送線路に対してディエンベディング





Matsuzawa & Okada Lab.

ΤΟΚΥΟ

Pursuing Excellence