

60GHz 注入同期型周波数逓倍器のI/Qミスマッチに関する検討

A Study of I/Q Mismatch for 60 GHz Quadrature Local Generation

山口 達也 岡田 健一 松澤 昭
Tatsuya Yamaguchi Kenichi Okada Akira Matsuzawa

東京工業大学 大学院理工学研究科 電子物理学専攻
Department of Physical Electronics, Tokyo Institute of Technology

1 まえがき

近年、近距離での高速通信に適した 60GHz 帯を利用する Si CMOS プロセスを用いた無線通信回路が盛んに研究されている。本研究では、60GHz 帯ダイレクトコンバージョン型 CMOS 無線送受信回路における局部発振器の I/Q ミスマッチについて検討した。

2 回路構成

図 1 に 60GHz 注入同期型周波数逓倍器 (QILO) の回路を示す。QILO は差動出力の 20GHz PLL の注入同期信号をもとに 3 逓倍器として働き、発振器のテール部分での I/Q カップリングによって 60GHz の直交位相出力を実現する。オンチップインダクタなどの受動素子の Q 値を大きくしにくい 60GHz 帯において、60GHz の信号を直接発振回路で生成する方法やプッシュプッシュ回路を利用する方法と比べ、I/Q ミスマッチの小さな直交位相出力を低い消費電力で得やすい [1]。また、20GHz の注入同期信号に対してポリフェーズフィルタを用いないため、I/Q ミスマッチの低減が可能である [2]。

3 I/Q カップリングから生じる位相誤差の計算

これに対し、QILO の free-run 周波数を f_0 、注入同期信号の 3 倍の周波数を f_{INJ} とおくと、I/Q カップリングから生じる位相誤差 $\Delta\theta$ は、共振器の位相と周波数の関係 [3] から以下の式で表すことができる。

$$\tan(\Delta\theta) \simeq 2Q \left(\frac{f_{INJ}}{f_0} - 1 \right) \quad (1)$$

4 シミュレーション結果

図 2 に $f_0=60.48\text{GHz}$ 、 $Q=9$ とし、 f_{INJ} を変化させたときの位相誤差の計算結果およびシミュレーション結果を示す。 f_{INJ} と f_0 との差が大きくなるにつれ、位相誤差が大きくなるのがわかる。

5 まとめ

60GHz 帯ダイレクトコンバージョン型 CMOS 無線送受信回路を構成する 20GHz PLL と 60GHz QILO を用いた局部発振器において、注入同期信号の周波数および QILO の free-run 周波数が I/Q ミスマッチに与える影響の大きさを計算とシミュレーションを用いて示した。

謝辞

本研究の一部は、総務省委託研究『電波資源拡大のための研究開発』、総務省 SCOPE、科学研究費補助金、半導体理工学研究センター、NEDO、キヤノン財団、並びに東京大学大規模集積システム設計教育研究センターを通じ、日本ケイデンス株式会社およびアジレント・テクノロジー株式会社の協力で行われたものである。




図 1 QILO の回路図




図 2 位相誤差の変化

参考文献

- [1] A. Musa, et al., "A 58-63.6GHz quadrature PLL frequency synthesizer in 65nm CMOS," A-SSCC Dig. Tech. Papers, pp.189-192, Nov. 2010.
- [2] K. Okada, et al., "A 60-GHz 16QAM/8PSK/QPSK/BPSK Direct-Conversion Transceiver for IEEE802.15.3c," ISSCC, pp.160-161, Feb. 2011.
- [3] B. Razavi, "A Study of Phase Noise in CMOS Oscillators," IEEE J. Solid-State Circuits, vol.31, no.3, pp.331-343, Mar. 1996.