

60GHz 帯ダイレクトコンバージョン型 CMOS 無線送信回路

A 60 GHz CMOS Integrated Direct-Conversion Transmitter

浅田 大樹
Hiroki Asada

松下 幸太
Kota Matsushita

村上 隼
Rui Murakami

岡田 健一
Kenichi Okada

松澤 昭
Akira Matsuzawa

東京工業大学 大学院理工学研究科 電子物理学専攻
Department of Physical Electronics, Tokyo Institute of Technology

1 まえがき

近年、Si CMOS プロセスを用いた 60GHz 帯無線通信回路の研究が盛んに行われている。無線通信システムをすべてオンチップで作り上げることによって、省コストでの製造と小型化が可能となる。本研究では CMOS 65nm プロセスを用いてダイレクトコンバージョン型 60GHz 帯無線送信回路の試作を行った。

2 回路構成

図 1 に送信回路のブロック図を示す。送信回路は 4 段電力増幅器、2 つのミキサー、60GHz 注入同期型直交局部発振器から成っており、消費電力の観点からダイレクトコンバージョン方式を採用している [1]。

電力増幅器は 0.7dB/mm の低損失な伝送線路を用いて整合回路を構成している。また短冊状の MIM キャパシタを並べた配線を低インピーダンスな伝送線路としてモデリングした MIM TL をデカップリングとして用いている。トランジスタのフィンガー当たりのゲートの長さは $2\mu\text{m}$ であり、最終段のトランジスタのゲートの長さは合計 $80\mu\text{m}$ である。ミキサーにはギルバートセル型ダブルバランストミキサを採用しており、消費電力と面積の観点から出力のうち片側のみが電力増幅器に入力される。

局所発振器は 20GHz PLL と 60GHz 注入同期型直交局部発振器から成っている [2]。注入同期型直交局部発振器は三通倍器として働き、20GHz PLL からの入力とテールの IQ カップリングによって 60GHz 直交位相信号を発生させる。

3 測定結果

出力電力の測定結果を図 2 に示す。変換利得は 18.3dB、1dB 利得圧縮点における出力電力は 9.5dBm、電力付加効率は最大で 8.8% である。電源電圧 1.2V 時の消費電力は電力増幅器が 114.6mW、2 つのミキサーが 46mW である。これらの測定はアンテナを通して測定したものであり、測定結果はプローブステーションでの測定結果を用いて校正を行った。

送信回路全体を通した最終的な位相雑音は 1MHz 離調時に -94.2dBc/Hz を確認した。20GHz PLL の電源電圧 1.2V 時の消費電力は 66mW である。60GHz 注入同期型直交局部発振器の電源電圧 1.0V 時の消費電力は発振器が 14.9mW、出力パツファが 10mW である。

図 3 にコンスタレーションを示す。IEEE802.15.3c の規格に基づいたチャンネル 1、2 での通信を BER が 10^{-3} 以下の条件で実現した。中心周波数はそれぞれ 58.32GHz と 60.48GHz である、この測定では任意波形発生器を用いて 16QAM/8PSK/QPSK/BPSK の変調信号を送信し、オシロスコープを用いて EVM と BER の評価を行った。帯域幅は IEEE802.15.3c の規格より 2.16GHz、シンボルレートは 1.76Gs/s、ロールオフ率は 25% である。測定の結果、EVM は QPSK で 13%、16QAM で 14% を確認した。またより広い帯域を用いることで QPSK で 8Gb/s、16QAM で 11Gb/s の通信が可能であることを確認した。




図 1 送信回路のブロック図




図 2 電力特性

Constellation	1585 points	3170 points	4755 points	6340 points
Modulation	BPSK	QPSK	8PSK	16QAM
Data rate within 2.16GHz-BW	1.76Gbps	3.52Gbps	5.28Gbps	7.04Gbps
EVM	12% (6% with DFE)	13% (4% with DFE)	14%	14%
Distance (BER < 10 ⁻³)	0.5 - 274 cm	0.5 - 270 cm	0.5 - 20 cm	0.5 - 17 cm

図 3 コンスタレーション

4 まとめ

60GHz 帯無線送信回路の試作を行い、QPSK で 8Gb/s、16QAM で 11Gb/s の通信を達成した。

謝辞

本研究の一部は、総務省委託研究『電波資源拡大のための研究開発』、科学研究費補助金、半導体理工学研究センター、NEDO、キャノン財団、並びに東京大学大規模集積システム設計教育研究センターを通し、日本ケイデンス株式会社およびアジレント・テクノロジー株式会社の協力で行われたものである。

参考文献

- [1] K. Okada, *et al.*, "A 60-GHz 16QAM/8PSK/QPSK/BPSK Direct-Conversion Transceiver for IEEE802.15.3c," ISSCC, Feb. 2011.
- [2] A. Musa, *et al.*, "A 58-63.6GHz quadrature PLL frequency synthesizer in 65nm CMOS," A-SSCC Dig. Tech. Papers, pp.189-192, Nov. 2010.