

アナログ・ミクストシグナル回路設計 とシミュレーション技術

松澤 昭

東京工業大学

2010.06.02



内容

PursuingExcellence

- アナログ回路設計の概要
- パイプライン型ADCの設計
 - 性能と回路仕様
 - 性能関数
 - シミュレーション技術
- Δ Σ 型ADCの設計
 システムレベルの検討
 トランジスタレベルの検討

最新資料は松澤・岡田研究室ホームページ パブリケーションからダウンロードしてください http://www.ssc.pe.titech.ac.jp

まとめ



アナログ回路設計の流れ



A. Matsuzawa

Matsuzawa & Okada Lab.

3

機能•性能仕様

- 分解能•直線性
 - 実効分解能
 - INL DNL (どちらを重視)
 - SNR, DFDR, SNDR(どれを重視?)
- 変換周波数
 - 固定か可変か?
- 信号帯域 - ERB
- 電源電圧
- PVTマージン
- 消費電力
- 入力信号電圧範囲
- シングル・差動
- 入力インピーダンス
 - 容量
 - 抵抗(周波数依存)
- クロックレイテンシー
- I/O形式
- PSRR
- デザインルール
- 面積
- オプションプロセス
 - MIMが可能か?

ADCの開発でもこれぐらいの仕様が必要

カスタマーに聞いても全ては答えられない

実際は回路設計者のアドバイスが必要

これら仕様により変換形式まで変わる



4

ΤΟΚΥΟ ΤΕΕΗ

Pursuina Excellence

2010.06.02



各A/D変換方式の特徴

各変換方式で設計の重要ポイントが変わる

	比較器	OP アンプ	容量 DAC	電流 DAC	フィード バック系	微細化 低電圧化	設計ポイント
Flash	Ø					Ø	・比較器のオフセット ・クロック・ロジック
SAR	0		Ø			Ø	・容量DACの精度 ・比較器のノイズ
Pipe		Ø	Ø		〇 (部分)	×	・容量DACの精度 ・OPアンプ性能
ΔΣ		0	0	Ø	〇 (部分全体)	Δ	・DACの精度 ・帰還回路の設定 ・OPアンプノイズ

6

ΤΟΚΥΟ ΤΕΕΗ

Pursuing Excellence

2010.06.02

負帰還技術

負帰還回路は高精度受動素子による帰還回路と高利得増幅器を用いる。 入出力特性が帰還回路だけで決まるようにできるので、高精度である。



$$y = A(x - Fy) \qquad y = \frac{1}{F}x \quad (A \to \infty)$$
$$\therefore y = \frac{A}{1 + AF}x \qquad x' = \frac{1}{1 + AF}x$$



7

ΤΟΚΥΟ ΤΕCΗ

Pursuing Excellence

2010.06.02

負帰還技術における特性

負帰還技術は歪み(非直線性)の抑制に効果的である

ノイズ:入力換算ノイズは減少しない オフセット電圧:入力換算オフセット電圧は減少しない 歪み:増幅器に入力される信号振幅が低化するので減少する



Matsuzawa & Okada Lab.

8

ΤΟΚΥΟ ΤΙΞΕΗ

Pursuing Excellence

2010.06.02

安定か発振か?

-TOKYO TIECH

9

負帰還をかけると不安定になり発振に至ることもあるので、十分なチェックが必要""^{# Excellence}

ポールの位置により応答の形が決まる。 ポールが左反面(実数部が負)で安定。右反面(実数部が正)で発振。 虚数部を持つと振動成分が発生する。

$$H(s) = \frac{A(s)}{1 + A(s)F(s)}$$
$$H(s) = K \frac{(s - z_1)(s - z_1)....(s - z_m)}{(s - p_1)(s - p_1)....(s - p_n)}$$



$$y(t) = \sum_{i=1}^{n} k_i \exp(p_i t)$$

 $\exp(p_i t) = \exp((\sigma_i + j\omega_i)t) = \exp\sigma_i t \cdot \exp(j\omega_i t)$
2次系のとき
 $K\omega_n^2$

$$H(s) = \frac{K\omega_n^2}{s^2 + 2\zeta\omega_n s + \omega_n^2}$$

 $\zeta > 1$: 虚数成分は発生しない \rightarrow 振動しない $\zeta < 1$: 虚数成分が発生 \rightarrow 振動する

& Okada Lab. 🛓 🎞



2010.06.02

離散時間系:Z平面

tsuzawa Dkada Lab. 10

標本化とはある周波数に対する位相回転作用であることを表している



2010.06.02





「デジタル信号処理の基礎」 三上直樹 CQ出版



2010.06.02

12 TOKYOTIECH PursuingExcellence

パイプライン型ADCの設計



2010.06.02

パイプライン型ADCの基本構成

TOKYO TIECH PursuingExcellence

をパイプライン的に行う

13

- パイプライン型ADCは ・標
 - ・標本化
 - ·電圧比較(ADC)
 - ・比較結果に応じたDAC電圧設定
 - •増幅(通常2倍)



MatLabによる機能シミュレーション

FOKYOTIECH PursuingExcellence

14







論理回路

2010.06.02

動作確認



15

1.5ビット冗長構成

16

冗長構成により比較器と増幅器のオフセット電圧は変換特性に影響を与えない^{wwingExcellence}



システム解析から要求回路性能を導出

Pursuing Excellence

ΤΟΚΥ

17

ΠΤΕΓΗ

何が性能を決め、何が決めないかを知ることが重要

- 比較器とOpAmpのオフセット電圧は直線性に殆ど影響を与 えない
- 直線性・SNRへの影響要因
 - OpAmp利得
 - 容量ミスマッチ
 - ノイズ
- 変換速度
 - OpAmp帯域
 - スイッチ・比較器・ロジックの速度



伝達関数の計算

TOKYO TIECH PursuingExcellence

18

OpAmpを用いたスイッチトキャパシタ回路から回路の伝達関数を導出



注目ノードの電荷は $Q = -V_s (C_f + C_s)$



$$Q' = -C_s (V_{DAC} - V_i) - C_f (V_{out} - V_i) + C_{pi} V_i$$
$$Q = Q' \qquad V_{out} = -GV_i$$

$$V_{out} = \frac{V_s \left(1 + \frac{C_s}{C_f}\right) - \frac{C_s}{C_f} V_{DAC}}{1 + \frac{\left(1 + \frac{C_s}{C_f} + \frac{C_{pi}}{C_f}\right)}{G}}$$

2010.06.02

A. Matsuzawa

Matsuzawa & Okada Lab.





2010.06.02

A. Matsuzawa

Matsuzawa & Okada Lab.

容量の決定

容量ミスマッチの一般的な性質により、必要容量は分解能の2乗に比例する

21

ΤΟΚΥΟ ΤΕΓΗ

Pursuina Excellence

高精度ADCには大きな容量が必要となる





 $:: \int_0^\infty \frac{1}{a^2 + (2\pi f)^2} df = \frac{1}{4a} \quad C_s = C_f = C_0$

差動なので2倍 入力換算は2²分の1

> tsuzawa)kada Lab.

2010.06.02



2010.06.02



2010.06.02

A. Matsuzawa

Matsuzawa 👘 & Okada Lab.

変換周波数

変換周波数は閉ループバンド幅と分解能で決まる



25

Pursuina Excellence

ΓΟΚ

2010.06.02

要求回路性能に基づく回路設計

TOKYD TIECH Pursuing Excellence

26

- 要求回路性能
 信号振幅
 容量値
 ノイズ電圧
 閉ループ帯域
- 回路設計
 - 回路形式
 動作電流
 トランジスタサイズ



フォールディッドカスコード型OPアンフ゜

OpAmpの形式として使いやすいフォールディッドカスコード型を選択した場合 Pursuina Excellence

PMOS入力 通常NMOS入力型が高速、低電力に有利である。 NMOS入力

カスコードだけでは低電圧で40dB 入力容量がPMOS入力の1/3倍程度 入力容量がNMOS入力の3倍程度 程度しか利得が取れない →*B* が高く、閉ループでの帯域が高い → Bが下がり、閉ループでの帯域が低下 →ゲインブースト回路で利得を稼ぐ 第2ポールが高く、位相余裕が大きい



ΤΟΚΥΟ ΤΕΓΗ

27



ゲインブースト回路を入れても消費電力は20%程度の増加で済む

2010.06.02



閉ループ帯域の算出

閉ループ帯域はgmと容量(信号系容量とトランジスタ容量)で決まる



クローズドループにおける GBW close は

 $GBW_{_close} = \frac{g_m}{2\pi C_r} \beta$

 β は帰還係数、 C_L は実効負荷容量を表し、



単位変換回路の等価回路

次段の帰還容量を1/2ずつ減ずると仮定すると、

g_m:入力部トランジスタのトランスコンダクタンス C_s, C_f :帰還容量

*C*_{al}:次段の帰還容量の和

C_{vi},*C_{vo}*:オペアンプの入力,出力寄生容量 *R*₁:オペアンプ出力抵抗 $\omega_{\nu 2}$:オペアンプの第2ポール

$$C_{oL} = \frac{C_s + C_f}{2}$$
$$C_o = C_s = C_f = C_{oL}$$

$$GBW_{_close} = \frac{g_m}{2\pi C_o} \frac{1}{\left(2 + \frac{C_{pi}}{C_o}\right) \left(1 + \frac{C_{po}}{C_o}\right) + \left(1 + \frac{C_{pi}}{C_o}\right)}$$

2010.06.02

A. Matsuzawa

これより、

トランジスタのキャラクタライズ



代表的プロセスでのMOSのキャラクタライズ V_{eff} =0.175V

(a) $W_N, W_P[\mu m/mA], V_{A_N}, V_{A_P}[V]$

(b) C_{pi_N} , C_{pi_P} , C_{po} [fF/mA], ω_{p2_N} , ω_{p2_P} [GHz]

ルール	W _N	W _P	V _{A_N}	V _{A_P}
90nm	24.3	74.9	0.82	0.69
0.13 μ m	37.5	147	0.82	0.64
0.18 μ m	54.8	219	0.99	0.93
0.25 μ m	116.0	396	0.78	0.97
0.35 μ m	162.0	603	1.01	0.86

ルール	$C_{pi_{N}}$	C_{pi_P}	C_{po}	$^{ m (i)}$ p2_N	ω _{p2_P}
90nm	23.7	93.4	94.5	9.35	15.4
0.13 μ m	65.5	249	168	7.7	10.3
0.18 μ m	115	475	340	2.06	4.7
0.25 μ m	236	662	832	0.83	1.7
0.35 μ m	303	1034	892	0.54	1.7



29

2010.06.02

動作電流と変換速度の推定

閉ループ帯域は動作電流の関数となる

電流 I_{ds} で規格化した寄生容量 C_{pi}, C_{po} をもとに GBW_{close} を推定する。

$$GBW_{_close} = \frac{g_m}{2\pi C_o} \frac{1}{\left(2 + \frac{C_{pi}}{C_o}\right) \left(1 + \frac{C_{po}}{C_o}\right) + \left(1 + \frac{C_{pi}}{C_o}\right)} = \frac{I_{ds}}{\pi C_o V_{eff}} \frac{1}{\left(2 + \frac{\alpha_{pi}I_{ds}}{C_o}\right) \left(1 + \frac{\alpha_{po}I_{ds}}{C_o}\right) + \left(1 + \frac{\alpha_{pi}I_{ds}}{C_o}\right)}$$



Ids:各トランジスタの動作電流(全体では4I_{ds}) A. Matsuzawa $g_{m} = \frac{2I_{ds}}{V_{eff}} C_{pi} = \alpha_{pi}I_{ds}, C_{po} = \alpha_{po}I_{ds}$ α_{pi}, α_{po} はデザインルールに依存

ΤΟΚ

C。は熱雑音などを考慮して、

$$C_o \geq 1.66 \times 10^{-19} \left(\frac{2^N}{V_{sig}}\right)^2$$

理論値とSim結果は5%以内で一致 (入力の寄生容量C_{gd}の ミラー効果を2倍として計算)



30

PursuinaExcellence

2010.06.02

CMOS OpAmpの利得

トランジスタのキャラクタライズから、利得を見積もる

31

Pursuing Excellence

ΓΟΚ

パイプライン型ADCの性能はOPアンプに依存しているが、 微細化が進むと必要な利得が取れない。





2010.06.02

A. Matsuzawa

MatLabとCadence ADE

- MatLab
 - モデルベース(プログラムベース)Sim
 - SimLinkによりモデル構築が容易
 - 豊富なデータ処理機能(FFT, フィルタ、ヒストグラム, ポールゼロな ど)と可視化機能
 - タイムベースの可変化が困難
 - SPICEとの混在Simが困難
- Cadence ADE
 - モデルベース+トランジスタベース
 - タイムベースの可変化が容易
 - SPICEとの混在Simが可能
 - 貧弱なデータ処理機能と可視化機能



互いに補う関係

33

ΓΠΚΥΠ

Verilog-AとSpiceの混在シミュレーション/ 34

TOKYO TIECH Pursuina Excellence

回路設計においてはVerilog-AとSpice (SPECTRE)の 混在シミュレーションが有効である

初めはVerilog-Aで記述し、機能を確認してから、 ブロックごとにトランジスタレベルに変更し、性能を確認してゆく。





2010.06.02

単位変換回路の記述

ΤΟΚΥΟ ΤΕΓΗ

Pursuina Excellence

//Verilog-AMS HDL for "seminar", "idealstage" "verilogams"

`include "constants.vams" `include "disciplines.vams" `timescale 10ps / 10ps

module idealstage(Dout, Vinm, Vinp, Voutm, Voutp, CLK1,CLK2); inout Vinm, Vinp, Voutm, Voutp, CLK1, CLK2; output [1:0] Dout; electrical Vinm, Vinp, Voutm, Voutp, CLK1, CLK2, dclk;

reg [1:0] Dint; wire [1:0] Dout = Dint;

parameter real

vref = 0.25, vcom = 0.6, Cf = 1.0p; Cs = 1.0p; trise = 0.1n, tfall = 0.1n, dt = 0.5n;

real vtd1,vtd2; real vinp,vinm,vin; integer D;

analog begin

vtd1 = -vref/2; vtd2 = vref/2;

V(dclk) <+ absdelay(V(CLK1),dt);

@(cross(V(dclk)-vcom,+1.0)) begin vinp = V(Vinp); vinm = V(Vinm);

end

CLK1 CLK2

vin = vinp - vinm;

if(vin < vtd1 && V(CLK2) > vcom) begin V(Voutp) <+ ((Cs+Cf)*(vinp-vcom)+Cs*vref)/Cf+vcom; V(Voutm) <+ ((Cs+Cf)*(vinm-vcom)-Cs*vref)/Cf+vcom; end else if(vin >= vtd2 && V(CLK2) > vcom) begin V(Voutp) <+ ((Cs+Cf)*(vinp-vcom)-Cs*vref)/Cf+vcom; V(Voutm) <+ ((Cs+Cf)*(vinm-vcom)+Cs*vref)/Cf+vcom; end else if(vin >= vtd1 && vin < vtd2 && V(CLK2) > vcom) begin V(Voutp) <+ ((Cs+Cf)*(vinp-vcom))/Cf+vcom; V(Voutm) <+ ((Cs+Cf)*(vinm-vcom))/Cf+vcom; end else begin V(Voutp) <+ vcom; V(Voutm) <+ vcom; end if(vin < vtd1) begin //digital D = 0; end else if(vin >= vtd1 && vin < vtd2) begin D = 1; end else if(vin >= vtd2) begin D = 2; end else begin D = 3; end end always @(cross(V(CLK2)-vcom,+1.0)) begin Dint <= #1 D; end endmodule



2010.06.02

D/A及びDNL、INLデータ取得

得られたデータをMatLab, Excelに取り込む

36

cellence

TOKY

🗗 🚺 & Okada Lab. 🕼 🏣

パイプラインADCからのCodeをD/Aする。元の信号との比較を行いDNL,INLのデータを得る

	//Ref in	//Ref_in	
//Verilog-AMS HDL for "seminar", "DtoA"	parameter integer count = 0;	@(cross(V(CLK)-vcom,+1.0)) begin	
"verilogams"	real ref[0:20];		
	real refdata0, refdata1;	ref[0] = V(Ref_p)-V(Ref_m);	
`include "constants.vams"	integer j;		
`include "disciplines.vams"	//DNL	for(j=count; j>0; j=j-1) begin	
	real DNL;	ref[j] = ref[j-1];	
module DtoA (Aout, Q, CLK, Ref_p,	integer qdata;	end	
Ref_m);	analog begin	refdata0 = ref[count]+2*vref;	
	@(initial_step) begin	end	
output Aout;	f1=\$fopen("~/DNL.dat");		
input [9:0] Q;	f2=\$fopen("~/INL.dat");	//DNL,INL	
input CLK;	vout0=0;	if(vout0 != vout1 && V(CLK) < vcom) begin	
input Ref_p, Ref_m;	vout1=0;	qdata = Q;	
electrical Aout, CLK, Ref_p, Ref_m;	f_s= 4*vref;	DNL = (refdata0-refdata1)/dq -1;	
wire [9:0] Q;	dq = f_s/pow(2,bit);		
	end	\$fstrobe(f1,"%d %f %f",qdata,DNL,refdata	
//file	@(final_step) begin);	
integer f1,f2; //f1=DNL,f2=INL file	\$fclose(f1);		
	\$fclose(f2);	\$fstrobe(f2,"%d %f %f",qdata,refdata0,vout	
//DtoA	end	0);	
parameter real	//DtoA	refdata1 = refdata0;	
vref = 0.25,	@(cross(V(CLK)-vcom,+1.0)) begin	vout1 = vout0;	
vcom = 0.6,	digit=0;	end	
trise = 0.1n,	for(i=0; i < bit; i=i+1) begin		
tfall = 0.1n;	if(Q[i] == 1) begin	end	
	digit = digit+pow(2,i);		
parameter integer	end	endmodule	
bit = 10;	end		
	end		
real dq, t_S, Voutu, Vout1;	$vout0 = dq^* digit;$		
integer aigit, i;	V(Aout) <+ transition(vout0, 0.0, trise,		
	ttall)+dg/2:	I III III Mateuzawa III	

2010.06.02

セトリング時間&誤差算出方法

Verilog-AとSPECTREの混在シミュレーションの実際

・理想スイッチではOpAmpで応答が決定 ・MOSスイッチにより応答が劣化 →スイッチを最適化する



理想スイッチ(Verilog-A)を使用



MOSスイッチ(SPICE)を使用





37

ΠΤΕΕΗ

Pursuing Excellence

ΤΟΚΥ

2010.06.02

セットリング時間&誤差の導出

得られたセットリング時間から誤差を算出

セットリング時間及び誤差

MatLab, Excelが便利

ΤΟΚΥΟ ΤΕΕΗ

Pursuing Excellence

5.00E-10 0.0025 4.50E-10 0.002 ****** 4.00E-10 0.0015 3.50E-10 0.001 セットリング時間[s] 3.00E-10 0.0005 ××××××× ××××××××××× 誤差[V] 2.50E-10 ***** 0 **** *************** 2.00E-10 -0.00051.50E-10 -0.001 1.00E-10 -0.0015 5.00E-11 -0.002 0.00E+00 -0.00252.0E-07 2.2E-07 2.4E-07 2.6E-07 2.8E-07 3.0E-07 3.2E-07 3.4E-07 3.6E-07 3.8E-07 4.0E-07 時間 ▲ セットリング時間 許容誤差 許容誤差 × 誤差



2010.06.02

A. Matsuzawa

38

39 TOKYOTIECH PursuingExcellence

ΔΣ型ADCの設計

2010.06.02

ΔΣ変調技術

40

ΤΟΚΥ

Π

Pursuina Excellence

ΔΣ変調技術により比較器のノイズを効果的に抑制できる。



2010.06.02

ΔΣ変調器の周波数特性

低周波ノイズは効果的に抑圧されている。

 $Y(z) = X(z) + (1 - z^{-1})^L Q(z)$ $N_q = \int_{-f_r}^{+f_b} h_q^2(f) |1 - z^{-1}|_{z=e^{j2\pi f/f_s}}^{2L}$

L:積分次数 M: オーバーサンプリング比

ΤΟΚ

41

ΠΤΕΓΗ

Pursuing Excellence



2010.06.02

 $h_q^2(f) = \frac{\Delta^2}{12f}$

A. Matsuzawa

ΔΣ変調とSNR

ΔΣ変調では積分次数Lとオーバーサンプリング比Mを上げればSNRは上方 しかし、、、、、



N:比較器の分解能 L:積分次数 M: オーバーサンプリング比

42

ΤΟΚΥΟ ΤΕΕΗ



2010.06.02



ΔΣ型ADCの設計

Δ Σ 型ADCは負帰還技術を用いているので、以下のシステム検討が必要である。

安定動作:ポール位置の確認 周波数特性:NTF,STFの確認 積分器の飽和:各部の信号が飽和しないこと 基本SNRの確認 演算器:利得、GBW 比較器:量子化ノイズ、遅延 DAC:誤差

→利得と誤差で検討可能

→基本的に利得定数の設定





2010.06.02

43

ΤΟΚΥΟ ΤΕΓΗ

周波数特性

FOKYO TIECH Pursuing Excellence

44

STF: ピークが許容範囲か? NTF: 低域で十分に減衰しているか?





周波数特性と安定性確認

TOKYD TIECH PursuingExcellence

45

● ボード線図と極・ゼロ点プロットを描くコマンド (Control System Toolbox)



2010.06.02

安定性(極・ゼロ点)

TOKYD TIECH PursuingExcellence

46

ポール (x):単位円の内側にあること ゼロ(O):NTFは単位円上にあること





2010.06.02

積分器の飽和の確認

伝達関数が同じでも各積分出力振幅は異なる。

伝達関数を変えずに、各利得定数を変化させて、各積分器の出力をモニターし、 ヒストグラムを取る。





47

ΤΟΚΥΟ ΤΕΓΗ

Pursuing Excellence

2010.06.02

スケーリングと積分器の振幅

TOKYO TIECH Pursuing Excellence

48

係数を最適化することで伝達関数を変えずに各積分器が飽和しないように構成できる

Scaling前





 $a5 = 0.8106 \ 0.3861 \ 0.2236 \ 0.1280 \ 0.0401$ If $b5 = 0.0177 \ 0.8412$ w = 1.0 1.0 1.0 1.0 1.0 a5 = 0.2996 0.3219 0.2811 0.2417 0.1565 lfb5 = 0.0169 0.1141 w = 2.7054 3.2444 2.5804 1.3670 0.3500



2010.06.02

スケーリングの効果

TOKYO TIECH Pursuing Excellence

49

1bit 量子化

スケーリング前(積分器が飽和している)



スケーリング後(積分器が飽和していない)





2010.06.02

スケーリングの効果

TOKYD TIECH PursuingExcellence

50

5bit 量子化

5bitの場合は信号の強度分散が小さい

スケーリング前(信号強度の分散が大きい)



スケーリング後(分散が小さい)



Matsuzawa & Okada Lab.

2010.06.02

スケーリングの効果

積分器を飽和させると、正常な負帰還が掛からなくなり 実質的にループ利得が大幅低下、SNRが極端に劣化する

スケーリング前(量子化ビットが小さいとSNRが劣化)

スケーリング後(素直な特性)



2010.06.02

A. Matsuzawa

51

ΤΟΚΥΟ ΤΕΕΗ

Matsuzawa

& Okada Lab. 🕼 🎞

Pursuing Excellence

回路の熱雑音と1/f 雑音の影響

52

ΤΟΚΥΟ ΤΕΕΗ

たとえΔΣ変調技術を用いて量子化雑音を抑圧できたとしても、 **Pursuing Excellence** 回路の熱雑音と1/f 雑音の影響は免れない



ノイズの寄与

負帰還回路の最後尾で発生する量子化ノイズはΔΣ変調で抑圧できるが、^{rsuing Excellence} 初段の積分回路の入力換算ノイズは低減できない。



 A_i : Gain up to i^{th} integrator

$$P_{N_{-}tot} = \frac{1}{M} \left(P_{N1} + P_{N2} \frac{\pi^2}{3A_2^2 M^2} + P_{N3} \frac{\pi^4}{5A_3^2 M^4} + P_{N4} \frac{\pi^6}{7A_4^2 M^6} \right)$$

53

ΤΟΚΥΟ ΤΕΕΗ

2010.06.02



サンプリング時のノイズ: $v_{ns}^2 = \frac{kT}{C_{s1}} \rightarrow \frac{kT}{C_{s1}} \frac{1}{M}$ 全体のノイズ $v_{ntot}^2 = v_{ns}^2 + v_{ni}^2 \approx \frac{kT}{C_{s1}M} + \frac{4kT\gamma n}{g_m}f_b$

増幅時のノイズ:
$$v_{ni}^2 \approx \frac{4kT\gamma n}{g_m} f_b$$
 $GBW = \frac{g_m}{2\pi C_L} = \frac{g_m}{2\pi \alpha C_{s1}} \ge 4f_s$ $\alpha = \frac{1+a_2}{1+a_1}$
 γ : ノイズ係数 $g_m = 8\pi \alpha C_{s1} f_s$ @ $GBW = 4f_s$
 $n: ノイズ源の数$

 $v_{ntot}^2 \approx \frac{kT}{C_{a1}M} \left(1 + \frac{\gamma n}{4\pi\alpha} \right)$

Total noise

A. Matsuzawa

a₁: gain of 1st stage a₂: gain of 2nd stage Matsuzawa & Okada Lab.

2010.06.02



2010.06.02



2010.06.02

MATLAB+Simulinkを用いたノイズSim

% ノイズを再現した2出力のsimulinkモデルからPSDを表示するスクリプトM-file

FOKYO TIECH Pursuing Excellence

57

MATLABからSimulink モデルを動作させ, %サンプリング周波数 Fs = 640e6;さらにその出力を処理 %サンプリング周期(Simulinkはベースワークスペース内の変数を参照できる) Ts = 1/Fs;する例 N = 16384;% FFTの長さ simtime = Ts*N*1.2: % シミュレーション時間(最小限の時間の1.2倍) TotalNoise = 1000; % Simulink内で使う変数 全ノイズの大きさ WhiteNoise = 1; % Simulink内で使う変数 ホワイトノイズの大きさ [t.x.y] = sim('NS'.simtime); % Simulinkモデル NS.mdl をsimtimeだけ動かし、出力をvに格納 output1 = y(end-N+1:end,1); % out1ブロックの出力はyの1列目, out2ブロックの出力はyの2列目 output2 = v(end-N+1:end.2); % end-N+1:end.2 で2列目の最後からN行分を指定し別の変数に代入 psd1 = 2*((abs(fft(output1.N))/N).^2)/(Fs/N); % 関数fft()を用いてPSDを計算(結果も行列) psd2 = 2*((abs(fft(output2.N))/N).^2)/(Fs/N); %.^ で行列の要素ごとのべき乗になる f = Fs*(0:(N/2-1))/N;% ナイキスト周波数までの横軸行列の作成 loglog(f,psd1(1:(N/2)),'b',f,psd2(1:(N/2)),'r'); % 両対数スケールで2つのPSDをプロット %'b'は青.'r'は赤 vlabel('PSD [V^2/Hz]'); % タイトルや軸はプロット後にメニューからも編集できる xlabel('Frequency [Hz]'); title('Power Spectrum Density of Noise Sources'); legend('PSD of Out1','PSD of Out2'); % プロットの順に凡例の設定 grid on; % グリッドの表示 axis([Fs/N Fs/2 1e-10 1e4]); % プロット範囲の指定 sum(psd1)*(Fs/N)/2 % 全ノイズの大きさの確認(文の最後に;がない場合は計算結果が表示される) mean(psd2) % ホワイトノイズの大きさの確認



2010.06.02

Simulinkによるノイズのモデリング

• Total Noise と White Noise のモデル化



Total Noise はナイキスト周波数まで 積分したノイズパワーを設定 (kT/Cノイズのモデルに使用) White NoiseはPSDを直接設定 (熱雑音のモデルに使用) ● M-fileの実行結果



58

ΤΟΚΥΟ ΤΙΞΕΗ

Pursuing Excellence





2010.06.02

別々にする

1/f ノイズのモデリング

● White Noise モデルと LPF を使った1/f ノイズのモデル化

白色ノイズに1次のLPFをかけると、周波数10倍につき10dBでなく20dB落ちてしまう 傾きを1/f にするには伝達関数をルートにしなくてはならない

LPFの分母の $\sqrt{(l-z^{-1})}$ をテーラー展開

・低域でスペクトルが平らになる
 ・テーラー展開の次数を増やすと改善されるが限界がある







59

ΤΟΚΥΟΤΕΓΗ

Pursuing Excellence

2010.06.02

1/f ノイズのモデリング

TOKYO TIECH Pursuing Excellence

60





2010.06.02

非理想的動作を含む $\Sigma \Delta ADC$ モデル

61



2010.06.02

MATLAB / Simulink Simulation Results

Pursuing Excellence

ΤΟΚΥΟ ΤΕΕΗ

62

Non-ideality を考慮し、パラメータを変えてシミュレーションを行った結果の例



DAC素子のミスマッチ vs. SNR

DAC素子のミスマッチがノイズ成分と なり、これは Noise Shaping されな いので影響が大きい DEM (Dynamic Element Matching)を 使うことで改善できる

サンプリング容量 vs. SNR

初段のサンプリング容量によるkT/C ノイズは Noise Shaping されないの で影響が大きい

後段になるほどサンプリング容量が 小さくできるのでオペアンプの消費 電力を低くできる

初段サンプリング容量 vs. SNR

サンプリング容量が大きすぎると settling の問題が発生し, gmを大き くするために電流が増える 計算のみで求めたバイアス電流と 比較する



2010.06.02

スペクトラム

トランジスタノイズを考慮 しないときのスペクトラム

MatLab



トランジスタノイズを考慮 したときのスペクトラム

Verilog-A+SPECTRE





63

ΤΟΚΥΟ ΤΕCΗ

Pursuing Excellence

2010.06.02

トランジエントノイズ解析

これまでサンプリング系においてはノイズのシミュレーションはできなかった。^{Pursuing Excellence} 最近、SPECTREで可能になった。

SPECTREにおけるノイズを含んだ過渡解析シミュレーション

SCF回路ではTノイズ解析を行った後、必要に応じてFFTで周波数領域で評価する

・シミュレーション例 ソース接地アンプに正弦波を入力



64

ΓΟΚΥΟ ΤΕΓΗ

Okada Lab.

A. Matsuzawa

Bias

Input

過渡信号波形

Tノイズを用いると、ノイズがあるときのセットリング時間をシミュレーションできる。

65

ΤΟΚΥΟ ΤΕΓΗ

Pursuing Excellence



2010.06.02

MatLabとCadence ADE

- MatLab
 - モデルベース(プログラムベース)Sim
 - SimLinkによりモデル構築が容易
 - 豊富なデータ処理機能(FFT, フィルタ、ヒストグラム, ポールゼロな ど)と可視化機能
 - タイムベースの可変化が困難
 - SPICEとの混在Simが困難
- Cadence ADE
 - モデルベース+トランジスタベース
 - タイムベースの可変化が容易
 - SPICEとの混在Simが可能
 - 貧弱なデータ処理機能と可視化機能

66

まとめ

- 性能・仕様の明確化
- 性能を決定する要因を明らかにしてモデル化を行う
 性能を決めない要因も明らかにする
- ・回路以前にシステムとしての解析が重要

 +に負帰還回路:安定性 信号の飽和
- システム解析から回路への要求仕様を明らかにする
- トランジスタのキャラクタライズにより回路設計は容易になる
- シミュレータは特徴を把握して活用する
 - MatLab:システム解析、信号・データ処理
 - Cadence: 機能・トランジスタ混在Sim
 タイムベース変動、過渡ノイズ解析



67

2010.06.02