

## CMOS プロセスにおける 高周波向け配線構造の検討

## ◎韓 燦教\*, 浅田 大樹\*\*, 松下 幸太\*\*, 文仙 啓吾\*\*, 岡田 健一\*\*, 松澤 昭\*\*

\*東京工業大学工学部電気電子工学科 \*\*東京工業大学大学院理工学研究科



• 研究背景

発表内容

- ・伝送線路の構造
- ・試作した伝送線路の測定結果
- モデリング及びシミュレーション
- ・まとめ





- 高周波での伝送線路の信号損失をできるだけ抑えたい
- ・2種類の伝送線路を試作して比較







## 測定結果



2010/09/17



5

ΓΟΚ

線路の材料

Cuの導電率 5.8×10<sup>7</sup>[S/m] Alの導電率 4.0×10<sup>7</sup>[S/m] ↓

低周波では明らかにCuが低損失

## 高周波で損失が大きくなる原因は

バリアメタルによる導電率の低下 構造の違いによる特性の変化



Excellence







波では減衰係数が高い

まとめ

 ・異なる構造の2つの伝送線路を測定して 減衰係数の比較を行った

 ・バリアメタルの影響にあわせ、2層にすることで特性インピーダンスが下がり、 損失が増えることがわかった。ただし、
バリアメタルの影響については、今回は 十分に検討できなかった

