PursuingExcellence

## 超高速ADCの低FoM化技術

#### 松澤 昭 宮原 正也

東京工業大学 大学院理工学研究科



2010/03/18

### ポイント

- ミリ波ブロードバンド通信には6bit, 3~10Gsps, <30mW程度の超高速 ADCが不可欠。
- フラッシュADCのFoMは比較器1個あたりの消費エネルギーと有効ビット 劣化の積で決定される。
- 低FoM化を実現するにはコア面積の縮小が重要。
- 低FoM化は微細な素子を用いたダイナミック回路と、ミスマッチを補償する デジタルアシスト技術で実現できる。
- デジタルミスマッチ補償回路を開発 ミスマッチを1/10以下にした。
- ダイナミック比較器のノイズ式を導出した。 ノイズの低減には大きなノード容量と、低いV<sub>eff</sub>が必要であり、高分解能 ADCの消費エネルギーは指数的に増大する。
- 世界最小のFoMを有する6bit ADCを開発した。
  - 直並列型A/D変換アーキテクチャの採用
  - 容量DACによる電圧発生
  - ゲート補間による下位A/D変換

2010/03/18

Tokyo Tech



ΤΟΚΥΟ

TOKYD TIECH Pursuing Excellence

## フラッシュADCの高速・低FoM化技術

# FoM = 消費電力 変換周波数×実効変換ステップ

2010/03/18



#### 超高速・低電力ADCの必要性

3

TECH **Pursuing Excellence** 

ΓΟΚΥΟ

ミリ波受信機には6bit 3GSp—10GSps程度のADCが不可欠である。

SoC搭載のためには消費電力が30mW程度以下であることが求められる。

低FoMが必要



### ADCの変換速度・消費電力・FoM

TECH **Pursuing Excellence** 

ΓΟΚΊ

Ί

ADCのFoMは20fJ台に低減されたが、未だ2pJ台もあり、広がっている。



2010/03/18

### Flash ADC

5

**Pursuing Excellence** 

ΤΟΚΥΟ

- 最も高速
- 比較器が性能を決定する
- 低オフセット電圧化と低ノイズ化が不可欠である



2010/03/18







## FoM of Flash ADC

フラッシュADCのFoMはENOB劣化と比較器あたりの消費エネルギーで決定される。

$$FoM = E_c \cdot 2^{\Delta ENOB}$$

 $E_c = CV_{DD}^2$   $\Delta ENOB: 有効ビット劣化$  $E_c: Energy/Comparator$ 

$$FoM = \frac{P_d}{f_s \times 2^{ENOB}} \approx \frac{E_c \cdot f_s \cdot 2^N}{f_s \times 2^{N - \Delta ENOB}} = E_c \cdot 2^{\Delta ENOB}$$

$$E_c$$
は基本的に容量(面積で決定される)

Tokyo Tech



ΤΟΚ

**Pursuing Excellence** 



2010/03/18

Tokyo Tech

Matsuzawa 👔 & Okada Lab.

### FoM vs. Area

ΓΟΚΥΟ

Pursuing Excellence

発表されたADCの面積とFoMには強い相関 FoMを小さくするには回路面積の縮小が極めて重要



2010/03/18

#### ダイナミック型比較器のオフセット電圧補償

容量と電流を変化させることによりオフセット電圧が補償できる。



### デジタルオフセット補償技術





2010/03/18



Matsuzawa 👘 🕺

M. Miyahara, Y. Asada, D. Paik, and A. Matsuzawa, "A Low-Noise Self-Calibrating Dynamic Comparator for High-Speed ADCs," A-SSCC, Nov. 2008.

### 比較器の面積

13

PursuingExcellence

ΓΟΚΥΟ

デジタル補償回路を搭載しても、微細 CMOSの利用により、 大幅な面積縮小が可能





2010/03/18

**Tokyo Tech** 

Matsuzawa 👔 🏀 🕹

### ノイズ式の導出



2010/03/18

Vi

**Tokyo Tech** 

Matsuzawa 🔒 🙀 🖓 🖓 🖓 Matsuzawa

15

ГПІ

### 導出されたノイズ式

Akira Matsuzawa, "High speed and low power ADC design with dynamic analog circuits," IEEE ASICON 2009,pp.218-221, Changsha, China, Oct. 2009.

Pursuing Excellence

ΤΟΚΥ

 $\delta V_{in}^2 = \frac{4kTV_{eff}^2}{\alpha^2 C_L V_{DD}^2} \left(1 + \alpha \gamma \frac{V_{DD}}{V_{eff}}\right) \approx \frac{4kTV_{eff}}{\alpha C_L V_{DD}}$ 

1) Sampling noise

$$\delta_{t_d}^2 = \frac{m c_L}{I_D^2}$$

$$kTC \quad mV$$

2) Transistor noise

$$\delta_{t_d}^2 = \frac{kTC_L \alpha \gamma V_{DD}}{I_D^2 V_{eff}}$$

 $kTC_{-}$ 

Input referred input voltage fluctuation

**Delay fluctuation by noises** 

$$\delta_{t_d}^2 = \frac{kTC_L}{I_{ds}^2} \left(1 + \alpha \gamma \frac{V_{dd}}{V_{eff}}\right)$$

 $I_{ds} \propto V_{eff}^{\alpha}$ ,  $1 < \alpha < 2$ 

 $\gamma$  : noise factor

$$\frac{\delta_{t_d}}{t_d} = \frac{\delta_{I_D}}{I_D} = \frac{V_{in}g_m}{I_D} \qquad \therefore V_{in} = \frac{\delta_{t_d}}{t_d}\frac{I_D}{g_m} \qquad \because t_d = \frac{C_L V_{DD}}{2I_D}$$
$$\delta V_{in}^2 = \left(\frac{V_{eff}}{\alpha}\frac{\delta_{td}}{t_d}\right)^2 = \left(\frac{V_{eff}}{\alpha t_d}\right)^2 \frac{kTC_L}{I_{ds}^2} \left(1 + \gamma \frac{V_{dd}}{V_{eff}}\right) = \frac{4kTV_{eff}^2}{\alpha^2 C_L V_{dd}^2} \left(1 + \alpha \gamma \frac{V_{dd}}{V_{eff}}\right)$$



2010/03/18

シミュレーションとの一致

得られたノイズ式はシミュレーションと良い一致.

低ノイズ化のためにはノード容量の増加、Veffの減少が重要

ΓΟΚΥΟ

TEF H **Pursuing Excellence** 





2010/03/18

#### 分解能に対応した必要な容量と消費エネルギー

高分解能ADCの比較器には大きなノード容量が必要だが、

12bit以上の分解能に必要な容量と消費エネルギーは無視できない大きさ

Flash ADC:Ec : FoMの最小値を規定SAR ADC:Ec : 高分解能ADCでは急激に増大



2fF & 4fJ@8bit40fF & 80fJ@10bit0.6pF & 1pJ@12bit10pF & 20pJ @14bit

18

ΓΟΚΥΟΤΕΕΗ

Pursuing Excellence



2010/03/18

### 新ダイナミック型比較器の開発

低ノイズ化のためにダブルテールラッチをベースとした新ダイナミック型比較器を開発

**Double clock** 



#### Conventional

M. van Elzakker, Ed van Tujil, P. Geraedts, D. Schinkel, E. Klumperink, B.Nauta, "A 1.9uW 4.4fJ/Conversion-step 10b 1MS/s Charge-Redistribution ADC," IEEE ISSCC 2008, Dig. of Tech. Papers, pp.244-245, Feb. 2008. Single clock

NMOS+PMOS Double gm



M. Miyahara, Y. Asada, D. Paik, and A. Matsuzawa, "A Low-Noise Self-Calibrating Dynamic Comparator for High-Speed ADCs," A-SSCC, Nov. 2008.



19

ΤΟΚΥΟ ΤΕΓΗ

#### 2010/03/18

### 新比較器によるノイズ低減

新型比較器のノイズは従来型の1/3

ΓΟΚ

**Pursuing Excellence** 

Matsuzawa 🙀 🖗 & Okada Lab.

 $V_{DD}$  = 1.0 V, *F*c = 4 GHz, Transient-Noise simulations. (Offset calibration is not used.)



21 TOKYOTIECH PursuingExcellence

### 世界最小FoMの6bit 700MSps ADCの開発

$$FoM$$
 (直並列型)  $\approx \frac{E_c \times f_c \times 2^{\frac{N}{2}}}{f_c \times 2^{N-\Delta ENOB}} = \frac{E_c}{2^{\frac{N}{2}}} 2^{\Delta ENOB}$ 

Y. Asada, K. Yoshihara, T. Urano, M. Miyahara and A. Matsuzawa,
"A 6bit, 7mW, 250fJ, 700MS/s Subranging ADC" A-SSCC, pp. 141-144, Nov. 2009.



### 直並列型 ADC

22

Pursuing Excellence

ΓΟΚ

直並列型ADCは変換を複数回に分けて行うもので、 変換速度をあまり落とさず、面積と電力を大幅に削減できる。



#### 構成と動作

上位は1つのADC、下位は半分の周波数の2つのADCで倍速動作

23

TECH

ΤΟΚΥΟ





2010/03/18

### 容量DAC



 $(t_{DAC} = 3.4 r_{on}C_U < 80ps @ r_{ON} = 1k\Omega, C_U = 15fF)$ 

2010/03/18



### 補間動作

下位比較を補間で行うことにより、寄生容量による利得変動に対し不感

2₿

Pursuing Excellence

ΓΟΚ

2つの信号を重み付けして加算することで2つの信号間をM等分できる



#### 比較器回路

ゲートの重付けによる補間、容量型オフセット補正を有するダイナミック型比較器



2010/03/18

**Tokyo Tech** 



277

ΓΟΚ





2010/03/18

特性比較

世界最小 FoM のADCを実現

|                 | [1]   | [2]   | [3]      | [4]    | [6]      | <b>This Work</b> |
|-----------------|-------|-------|----------|--------|----------|------------------|
| Resolution(bit) | 6     | 6     | 6        | 6      | 6        | 6                |
| fs(GS/s)        | 0.8   | 1.2   | 0.7      | 1.25   | 1        | 0.7              |
| SNDR(DC/Nyq.)   | 35/32 | 34/33 | 31/30    | 34/28  | 35/33    | 35/34            |
| Pd (mW)         | 12    | 75    | 24       | 32     | 30       | 7                |
| Active area(mm  | 0.13  | 0.43  | 0.052    | 0.09   | 0.18     | 0.13             |
| VDD(V)          | 1.2   | 1.2   | 1.2      | 1.2    | 1.2/1.0  | 1.2              |
| FoM(pJ)         | 0.44  | 2.17  | 1.31     | 1.22   | 0.8      | 0.25             |
| CMOS Tech.(nr   | 65    | 130   | 130      | 130    | 90       | 90               |
| Architecture    | Flash | Flash | Pipeline | 2b-SAR | Subrange | Subrange         |

[1] C-Y. Chen, VLSI Circuits 2008.
 [2] B-W. Chen, A-SSCC 2008.
 [3] F. C. Hsieh, A-SSCC 2008.
 [4] Z. Cao, ISSCC 2008.
 [6] Y. C. Lien, A-SSCC 2008.

Tokyo Tech



ΤΟΚΥ

Pursuing Excellence

### FoM vs. Area

発表されたADCの面積とFoMには強い相関 FoMを小さくするには回路面積の縮小が極めて重要



2010/03/18

Tokyo Tech



ΤΟΚΥ

Pursuing Excellence

### まとめ

- ミリ波ブロードバンド通信には6bit, 3~10Gsps, <30mW程度の超高速 ADCが不可欠。
- フラッシュADCのFoMは比較器1個あたりの消費エネルギーと有効ビット劣化の積で決定される。
- 低FoM化を実現するにはコア面積の縮小が重要。
- 低FoM化は微細な素子を用いたダイナミック回路と、ミスマッチを補償する デジタルアシスト技術で実現できる。
- デジタルミスマッチ補償回路を開発 ミスマッチを1/10以下にした。
- ダイナミック比較器のノイズ式を導出した。 ノイズの低減には大きなノード容量と、低いV<sub>eff</sub>が必要であり、高分解能 ADCの消費エネルギーは指数的に増大する。
- 世界最小のFoMを有する6bit ADCを開発した。
  - 直並列型A/D変換アーキテクチャの採用
  - 容量DACによる電圧発生
  - ゲート補間による下位A/D変換

2010/03/18

Tokyo Tech



ΤΟΚΥΟ