Pursuing Excellence

ダミーフィルを考慮した 60GHz CMOS増幅器設計

〇岡田 健一, 高山 直輝, 松下 幸太, 李 寧, 伊藤 彰吾, 松澤 昭

東京工業大学



無線通信の陳腐化

TDKYD TIECH Pursuing Excellence

2







目標

60GHz帯で、最大9GHz帯域の利用が可能

あくまでも机上の空論ですが...

carrier channel-BW symbol rate 変調 57GHz-66GHz 8640MHz(**4ch**) 6912Mbps

64QAM

= 約40Gbps

Matsuzawa & Okada Lab.

Motivation



Okada Lab.





9GHz-BW around 60GHz

Several-Gbps wireless communication

• Use of CMOS process

➡ Fab. cost is very important to generalize it. RF&BB mixed chip can be realized.

60GHz channel plan

IEEE802.15.3c

Ref: IEEE 802.15-09-192-003c with draft doc.

6

Pursuing Excellence

ΓΟΚΥΟ



Overview on TG3c System Design

- One unified MAC
- Three PHYs optimized for respective and specific market segments
 - Single carrier (SC) PHY
 - low complexity, low power consumption and low cost
 - handheld mobile applications
 - High speed interface (HSI) PHY OFDM
 - low latency bi-directional data communications
 - PC peripherals

- AV PHY - OFDM

- optimized for high speed uncompressed video transmission
- Audio/visual consumer electronics (CE) applications

Our target



60GHz 2.16GHz-full 4ch direct-conversion by CMOS QPSK 3Gbps & 16QAM 6Gbps & 64QAM 9Gbps IEEE 802.15.3c conformance Dynamic power management: <300mW for RF front-end

60GHz CMOS回路設計における課題

- そもそも素子性能が低い
 トランジスタの利得が低い
 マッチング用素子の損失が大きい (TL, Inductor等)
- モデリング・シミュレーション精度が低い 測定精度 レイアウト精度 (微小な寄生容量でも致命的に)
- 素子モデルがない ファウンダリからのPDKはせいぜい20GHzまで
- ・ダミーメタル (密度ルール)





裏面がGNDでない 配線幅 10um 配線厚 1~2um (最大) 誘電体厚~5um 導体損+基板による渦電流損 →0.5~1dB/mm @60GHz

> Matsuzawa & Okada Lab.

<u>CMOS多層配線プロセス(65nm相当)</u>



http://www.tamaru.kuee.kyoto-u.ac.jp/~tsuchiya/LSI-3D-CG.html

・層によって誘電率が異なる ・Cu配線は、バリアメタルにより、外辺部分が高抵抗



Pursuing Excellence



CMPによる削れムラを減らすために、 ダミー配線を入れて、配線密度を一定にする必要がある。



Dummy metal in TL

To avoid random production of dummy metal, it is manually placed to keep good reproducibility.

ΤΟΚΥΟ

Pursuing Excellence









ダミー手置き ⇒ ダミー自動生成の影響 Z: 10%程度低下 Q: 15⇒10 α : 0.7dB/mm \Rightarrow 1.2dB/mm B:10%程度增加 L: ほぼ変化なし C: 20%程度增加 R: 50% 增加(測定誤差大) G: 40%減少(測定誤差大)



<u>60GHz CMOSロバスト設計へのアプロ―チ</u> 17

- 伝送線路によるマッチング
 寄生素子の排除
- タイルベースレイアウト
 厳密にレイアウトとモデルを一致させる
 ダミーメタルの手置き
- 実測に基づくIn-house PDK
 実測ベースの分岐・曲げモデル 分布デカップリングモデル 伝送線路によるマッチング (vs インダクタ) 固定寸法トランジスタモデル



伝送線路によるマッチング

Pursuing Excellence

ΓΠΚ

18



Inductor@5GHz



Transmission line@60GHz

- 引き出し線、素子間配線の影響(寄生インダクタンス)
- 寄生容量の影響の排除
- スケーラブル (長さ調整)

Matsuzawa & Okada Lab.

Tile-base layout

Each component is previously measured and modeled Pursuing Excellence The same layout is utilized to maintain modeling accuracy.

ΓΠΚ

ΥΠΊ



In-house PDK



Overview of device characterization 21



Initial T.O.



Second T.O. 2009/11/10

Initial T.O. for Modeling

- Transistors (CS, CG with various layouts)
- Transmission line (various length & Z₀)
- Branch & bend line
- Spiral inductor
- Balun
- Series capacitor
- Decoupling capacitor
- De-embedding patterns
- 1-stage amplifier for the model evaluation
- DC probe

低い素子特性を可能な限り補うため、 モデリングは非常に重要

Second T.O.

- Circuit building blocks
- Whole system



Pursuina Excellence

Transmission Line Modeling



22



- 寄生成分を付け足し、測定データと合わせる
 - トランジスタの利得
 - 誤差 1 dB ⇒ 0.2 dB
 - 反射特性
 - 誤差 0.8 dB ⇒ 0.1 dB





Transistor Modeling



Chip photo

S11



ΤΟΚΥΟ ΤΕΕΗ

24



60GHz CMOS PA設計

- 回路構成
 - モデリングした各素子を用いて設計
 - 4-stage構成
 - CMOS 65nm
- 測定結果
 - 素子のモデリングにより、シミュレーションの精度が向上
 - Sim.-Meas.誤差 5dB ⇒ 0.5dB以下





25

Pursuina Excellence

Matsuzawa 👘 & Okada Lab.

ΓΟΚ

Chip micrograph

60GHz CMOS PA



0.85mm

26

Pursuing Excellence

ΓΟΚΥΟ

OUT

Matsuzawa 👫 🕺

surface ground plane

Measurement results



27

ΤΟΚΥΟ

Measurement results

30 40 30 20 20 Pout [dBm] 10 Gain [dB] 10 0 0 -10 Measurement -10 Measurement Simulation Simulation -20 -20 -25 -20 -15 -10 -5 10 0 5 -5 -20 -15 -10 5 -25 0 P_{in} [dBm] P_{in} [dBm] 25 @61.5GHz 20-PG: 20.4dB S(2,1) [dB] 15 *P*1dB: 9.9dBm 設定温度 10 -20°C *P*sat: 11.1dBm 5 20°C 80°C 0 PDC: 144mW @P1dB 45 50 60 40 Frequency Matsuzawa 2009/11/10 & Okada Lab.

28

Pursuing Excellence

10

65

ΓΟΚ

Measurement summary

Matsuzawa 🙀 🎆

Reference	Technology	Freq. [GHz]	Gain [dB]	P₁dB [dBm]	PAE@ <i>P</i> ^{1dB} [%]	<i>Р</i> ос [mW]	VDD [V]
[4] JSSCC 2007	90nm CMOS	61	5.2	6.4	7.4	21	1.5
[5] RFIC 2008	90nm CMOS	63	14	11	15	81	1.2
[6] ISSCC 2008	90nm CMOS	60	8.2	8.2	2.4	229	1.2
[7] ISSCC 2008	90nm CMOS	60	5.5	9	6	80	1
[8] ISSCC 2008	90nm CMOS	60	13.3	10.5	8	150	1
[9] ISSCC 2009	65nm CMOS	60	15.8	2.5	3.95	43.5	1
[10] ISSCC 2009	45nm CMOS	60	13.8	11	-	-	1.1
[11] MWCL 2009	90nm CMOS	60	30	10.3	6	178	1.8
This work	65nm CMOS	61.5	20	9.9	6.7	144	1.2

[4] T.Yao, *et al.*, JSSC 2007(Tronto Univ.) [5] T.L.Rocca, *et al.*, RFIC 2008 (UCLA) [6] T.Suzuki, *et al.*, ISSCC 2008 (Fujitsu) [7] D. Chowdhury, *et al.*, ISSCC 2008 (UCB) [8] M. Tanomura, *et al.*, ISSCC 2008 (NEC)

[9] W.L. Chan, et al., ISSCC 2009 (Delft Univ.) [10] K. Raczkowski, et al., ISSCC 2009 (KU Leuven&IMEC)

[11] J.-L.Kuo, et al., MWCL 2009 (NTU)

まとめ

GKYD TIECH PursuingExcellence

伝送線路によるマッチング 寄生素子の排除

タイルベースレイアウト 厳密にレイアウトとモデルを一致させる

・実測に基づくIn-house PDK ADS提供モデルを流用 ただし、レイアウト依存・周波数依存は、 Heuristicにモデル化

