

並列型 ADC 用の参照電圧回路の RC 遅延に関する検討

Study on RC Delay on Reference Circuits Used for Flash-typed ADCs

白 戴和
Daehwa Paik

宮原 正也
Masaya Miyahara

岡田 健一
Kenichi Okada

松澤 昭
Akira Matsuzawa

東京工業大学大学院理工学研究科電子物理工学専攻
Dept. of Physical Electronics Tokyo Tech

1. まえがき

近年、ADC の開発において消費電力を減らす技術が活発に研究されている。その結果、参照電圧回路の消費電力も ADC の総消費電力に比べて無視できない程度になった。参照電圧回路はスイッチの on/off に伴って発生する誤差を減らすため、一定値以上の電流を流す必要がある。その誤差は参照電圧回路と接続先の間には存在する抵抗成分と容量成分による RC 遅延から発生する。本発表では、抵抗型参照電圧回路の解析を行うことによって、RC 遅延の発生原因を究明し、又参照電圧回路の抵抗値による予想される最大誤差値を求める。これから最適な抵抗値を計算する。

2. RC 遅延の発生原因


ADCのサンプリング容量と参照電圧回路の各ノードが繋がる際、遅延問題が発生する。遅延の影響が大きい場合 A/D変換精度は悪化し、ADCのENOBは減少する。参照電圧信号の遅延はサンプリング信号が参照電圧信号と差電圧 ($v_n = |V_{sig} - V_{refx}|$) が大きいほど、ADCの入力端の寄生容量 ($=C_p$) が大きいほど悪化する。

差電圧は参照電圧信号において雑音信号として見せると、スイッチを閉じた間、各サンプリング容量の電圧と参照電圧が等しくなるよう参照電圧回路の電流は流れる。このとき入力端の寄生容量が大きくなるほど時定数も大きくなる。遅延発生メカニズムを図-1に示す。

参照電圧回路の誤差電圧値は (式-1) のように決まる。

$$v_{error}(t) = v_n \exp\left(-\frac{t}{(r_o + r_{ref})C}\right) \quad (式-1)$$

ただし、 v_n は差電圧値、 r_o はスイッチのオン抵抗値、 r_{ref} は参照電圧回路の小信号抵抗値、 C は各参照電圧ノードから見た時にADCの入力側容量値を表す。又、スイッチがオフになった際は各参照電圧のノードは理想の電圧値に戻ると仮定する。



3. 参照電圧回路の抵抗値と最大誤差値

参照電圧回路の抵抗値を減らすほど消費電力は増えるが、参照電圧信号の精度は向上される。図-2は分解能 10bits、5bits 補間構成の並列型 ADC に (式-1) を適応し、各参照電圧の最大誤差値を計算したのを表す。




図-2. 参照電圧回路の抵抗値と最大誤差値の関係

ただし、 R は参照電圧回路に使用される抵抗 1 個の値で、 x 軸の参照電圧の位置は 5bit 分の参照電圧を最小電圧値から最大値まで付けた順序を示す。

図-2 から、 R を 4Ω 以下に設定すると誤差を $1/4LSB$ 以下に抑えられる。

4. まとめ

本発表では抵抗型参照電圧回路で発生する遅延の原因を究明し、ここから参照電圧回路の精度を維持しながら消費電力を最小に抑えられる値を計算した。

謝辞

本研究の一部は、総務省委託研究『電波資源拡大のための研究開発』並びに、東京大学大規模集積システム設計教育研究センターを通し、日本ケイデンス株式会社の協力で行われたものである。