Thermal Noise Effects Caused by Settling Time Optimization in Switched-Capacitor Circuits

ドン ター ゴク ヒュイ,宮原 正也,松澤 昭 東京工業大学大学院理工学研究科 電子物理工学専攻



2009/12/1



TDKYD TIECH Pursuing Excellence

2

■ 背景·目的

ポール・ゼロキャンセル法

■ノイズへの影響

■ まとめ



2009/12/1



TOKYD TIECH Pursuing Excellence

3



ポール・ゼロキャンセル法







2009/12/1

習景・目的

ΤΟΚΥΟΤΕΕΗ

ポール・ゼロキャンセル法でセットリング時間を大幅に改善できる ことが明らかになった [1]。



Charge-redistribution SC amplifier with an added resistance

- ポール・ゼロキャンセル法を用いた際、ノイズを検討。
- ポール・ゼロキャンセル法の電力効率を評価。

[1] M. Miyahara and A. Matsuzawa, IEICE Trans. Electron., vol. E90-C, no. 6, pp. 1165-1171, June 2007.

2009/12/1

解析モデル



SCAのホールドフェーズの小信号等価回路

以下を仮定

出力抵抗は十分に大きい、g_mr_L>>1

ΓΟΚ

5

DTECH PursuingExcellence

- C_{pi}はC₀と比較して十分小さい
- •オペアンプは位相補償されている

Table 1 Model parameters

<i>r</i> on	g m	т	C _{pi}	C _{po}	C ₀
50 Ω	1 mS	1	100 fF	300 fF	6 pF

ron:スイッチオン抵抗

C_{pi}, **C**_{po}:オペアンプ入出力寄生容量

*g*_m:トランスコンダクタンス

r∟∶オペアンプ出力抵抗

C₀:単位容量



2009/12/1



TOKYO TIECH Pursuing Excellence

■ 背景·目的

ポール・ゼロキャンセル法







2009/12/1



2009/12/1

セットリング時間の改善

ΤΟΚΥΟΤΙΕΓΗ

8

ポール・ゼロキャンセル法により、1%エラーのセットリング時間が 38.0nsから4.1nsに改善



2009/12/1



r_f値が最適値からずれた場合

■ r_fが最適値からずれると、セットリング時間が長くなるが、通常設計よりは短い(通常設計の1%エラーセットリング時間は38.0ns)。

9

ΤΟΚΥΟ ΤΙΞΕΗ



2009/12/1



2009/12/1

スルーイング

セットリングが速いシステムはスルーイングを受けやすい。



Dong, Tok

$$V_{\rm out}(t) = V_{\rm in} \cdot \left(1 - e^{-t/\tau}\right)$$

ΤΟΚΥΟ ΤΕΕΗ

スルーイングが起こる条件:
$$\frac{d}{dt}V_{\text{out}}(t)\Big|_{\text{max}} = \frac{V_{\text{in}}}{\tau} > SR$$

スルーイングが起こった時:

$$t \le t_{slew}$$
 $V_{out}(t) = SR \cdot t$
 $t > t_{slew}$ $V_{out}(t) = SR \cdot t_{slew} + (V_{in} - SR \cdot t_{slew})$
 $\times \left(1 - e^{-\frac{t - t_{slew}}{\tau}}\right)$
ただし、
 $t_{slew} = \frac{V_{in}}{SR} - \tau$
Kyo Tech.

2009/12/1

スルーイングとセットリング時間

■ スルーイングが起こった時、セットリング時間が長くなる。





12

ΤΟΚΥΟ ΤΙΞΕΗ

2009/12/1



13 TOKYOTIECH PursuingExcellence



ポール・ゼロキャンセル法

■ノイズへの影響





2009/12/1

2–フェーズシステムのノイズ

■ ポール・ゼロキャンセル法を用いた場合、Csを大きくするどボール ドフェーズノイズが支配的になる。



Equivalent circuit in sampling phase



Equivalent circuit in hold phase



Relative contributions from sampling phase noise and hold phase noise to the total noise



ΤΟΚΥΟ ΤΙΕΓΗ

ホールドフェーズノイズ

■ ローパワー設計(g_mが小さい)では、オペアンプノイズが支配的 になる。 10⁻¹⁶

15



2009/12/1



ポール・ゼロキャンセル法を用いた場合、オペアンプノイズの帯域が広がる。

16

ΓΟΚΥΟ ΤΙΕΓΗ



2009/12/1

スイッチオン抵抗ノイズ

低電力(低g_m)設計では、スイッチ オン抵抗のノイズの影響が小さい。



高gm設計の場合



ΓΟΚ

▶ スイッチオン抵抗を最適設計する必要がある。

2009/12/1

SNR劣化と電力効率

全体/イズが増加するため、SNRは6.3dB劣化



電力効率(Figure-of-Merit)

$$\mathsf{FoM} = rac{P}{f_{\mathsf{B}} \times SNR}$$

ΓΠΚ

ただし、f_B:信号帯域、P:は消費電力

- ポール・ゼロキャンセル法では、
 - 信号帯域が9.3倍改善
 - SNRが6.3dB (4.3倍)劣化
- ▶ FoMは約1/2改善

SCA output spectrum with 400mVpp sine input

▶ ポール・ゼロキャンセル法は電力効率が良い。



18

2009/12/1

r_f vs. FoM

rfが最適値からずれると、電力効率が低下



今後課題:m,r_{on},g_mの最適設計

Matsuzawa & Okada Lab.

19

Pursuing Excellence

ΓΟΚ

2009/12/1

応用例:ΣΔADC

 $X \qquad 1/4 \qquad 3/10 \qquad 1/2 \qquad Y \\ - \qquad 2-1 \qquad - \qquad 2-1 \qquad - \qquad 2-1 \qquad DAC \qquad DAC$

Single-loop third-order topology



Schematic of the proposed topology



ΤΟΚ

Pursuing Excellence

2009/12/1





2009/12/1



23



ポール・ゼロキャンセル法

■ノイズへの影響

■ まとめ





- ポール・ゼロキャンセル法で、スイッチトキャパシタ回路のセットリング時間が大幅に改善できる。
 この方法では、ノイズの広帯域化と、挿入したフィード
 - バック抵抗のノイズにより、全体ノイズが増加することを 示した。
- ただし、電力効率の面から、ポール・ゼロキャンセル法が有効であることが明らかになった。

