

# Si CMOSを用いた60GHz帯無線通信 回路の検討

#### 高山 直輝、松下 幸太、伊藤 彰吾、李 寧、 岡田 健一、松澤 昭

#### 東京工業大学大学院理工学研究科



Pursuing Excellence

• 研究背景

目次

- ディエンベディング
- モデリング
  - -トランジスタ
  - デカップリングキャパシタ
- 電力増幅器
- 低雑音増幅器



#### 研究背景

k Okada Lab

3

60GHz帯の電波は減衰しやすいため 各地域で幅広い帯域が無免許で使用 できるよう開放されている

近距離での高速無線通信の実現

画像伝送用システム

データ伝送用システム



2009/05/19

# RFフロントエンド

**FOKYO TIECH** Pursuing Excellence



・LNA、PA、Mixer、PLLを設計し、1Chipへの集積化を目指す ・今回は各コンポーネントの試作を行った



### De-embeddingの問題点



5

TECH

ΓΠΚ

ディエンベディング結果の比較

ΤΕΓΗ Pursuing Excellence

6



2009/05/19

## トランジスタのモデリング(Sパラ)



## トランジスタのモデリング(DC)



8

ΤΟΚΥΟ ΤΙΕΓΗ

**Pursuing Excellence** 

2009/05/19



2009/05/19

#### 4-stage PA Circuit ΤΟΚ TEFF Vgs3 **Pursuing Excellence** Vds2 5.75pF 6.875pF Vgs2 Vds1 170 µ m 270 µ m 4.25pF 8.75pF Vgs1 370 µ m 130 µ m 9.875pF 270 µ m 20 µ m 100fF 100fF **RFin** 70 µ m 60 µ m 100fF W=40 µ m 70 µ m W=40 µ m 160 µ m Vds4 Vds=1.2[V] 7.25pF Vds3 Vgs4 310 µ m Vgs1=0.95[V] 5.75pF 5.75pF 290 µ m 370 µ m **RFout** 75fF Vgs2=0.95[V] 70 µ m Vgs3=0.8[V] 140 µ m 20 µ m 50 µ m 150 µ m 100fF W=80 µ m Vgs4=0.85[V] W=80 µ m

2009/05/19

N. Takayama, Tokyo Tech.

Matsuzawa 👔 & Okada Lab.

#### 4-stage PA layout



#### 855µm

11

ΤΟΚΥΟ ΤΙΕΓΗ

**Pursuing Excellence** 

#### 1500µm

2009/05/19





## 従来研究との比較(LNA)

	This work	[1]	[2]	[3]	Pursuing Excellence
Technol ogy	65nm CMOS	90nm CMOS	90nm CMOS	65nm CMOS	90nm CMOS
Vdd [V]	1.2	1.2	1.2	1	1.8
Gain [dB]	16	14	8.2	15.8	30
P <sub>1dB</sub> [dBm]	4.6	11	8.2	2.5	10.3
PDC[mW]	122	81	229	43.5	178
PAE [%]	2.3	15	2.4	3.95	10.3

[1] Tim LaRocca et al., "60GHz CMOS Differential and Transformer-Coupled Power Amplifier for Compact Design,"IEEE Radio Frequency Integrated Circuits Symposium, pp. 65-68, June 2008

- [2] T. Suzuki et al., "60 and 77GHz power amplifiers in standard 90 nm CMOS," IEEE Solid-State Circuits Conference, pp. 562-636, February 2008
- [3] Wei L Chan et al., "A 60GHz-Band 1V 11.5dBm Power Amplifier with 11% PAE in 65nm CMOS," IEEE Solid-State Circuits Conference, pp. 380-381, February 2009
- [4] Jing-Lin Kuo et al., "A 50 to 70 GHz Power Amplifier Using 90 nm CMOS Technology," IEEE MICROWAVE AND WIRELESS COMPONENTS LETTERS, VOL. 19, NO. 1, January 2009
  2009/05/19
  N. Takayama, Tokyo Tech.

13



2009/05/19

#### LNA Circuit

TIECH-

Π

15



#### ・利得を稼ぐため、3段構成

- ·3段目は利得を大きくするためにCascode構成を用いた
- ・1、2段目はNoiseの影響を考慮し、単なるSource Degenerationを 用いている



#### LNA Simulation Result





16

ΤΕΓΗ

Pursuing Excellence

ΤΟΚΥΟ

### 従来研究との比較(LNA)

PursuingExcellence

	Proposed	[5]	[6]	[7]	[8]	[9]
Techn ology	90nm CMOS	90nm CMOS	90nm CMOS	90nm CMOS	90nm CMOS	65nm CMOS
Topolo gy	Dual-CS	CS	cascode	cascode	CS	cascode
Gain [dB]	15	15	14.6	15.5	12.2	22.3 (diff.)
NF [dB]	5.0	4.4	5.5 (sim)	6.5	6 (sim)	6.1
Power [mW]	22	3.9	24	86	10.5	35

[5] Emanuel Cohen, et al., RFIC, pp. 61-64, 2008.

- [6] Terry Yao, et al., IEEE JSCC, vol. 42, no. 5, pp. 1044-1057, 2007.
- [7] Stefano Pellerano, et al., ESSCIRC, pp. 352-355, 2007.
- [8] Babak Heydari, et al., IEEE JSCC, vol. 42, no. 12, pp. 2893-2903, 2007.
- [9] Christopher Weyers, et al., ISSCC, pp. 192-192, 2008.

2009/05/19



まとめ

- 60GHz帯において素子のモデリングを行う時、 ディエンベディング手法によって大きな差が出てし まう。Thru only de-embeddingを用いることにより、より正確にTEGの寄生成分を除去できること を確認した。
- 65nmCMOSプロセスを用いて4-stage PAを試作 した。利得は16dB、P1dBは4.6dBmの性能を得 た。
- ソースデジェネレーションを用いて、反射を抑えな がらNFを良くできることを確認した。シミュレーショ ンにおいて利得15dB、NF5dBの性能を得た。

N. Takayama, Tokyo Tech.



18