アナログ・RF・CMOS集積回路設計における ULSIデバイスプロセス技術への期待

東京工業大学

大学院理工学研究科

松澤 昭

内容

- ・ 微細化とアナログ性能 パイプライン型ADCを例として
- ・ デバイスミスマッチとその補償回路技術
- RF・アナログ回路とデバイス技術 インダクタなどの受動素子を中心として

研究室ホームページ http://www.ssc.pe.titech.ac.jp

に関連資料が掲載されています。

アナログ·RF·CMOSの方向性



2008.09.09

A Matsuzawa Titech

微細化とアナログ性能

パイプライン型ADCを例として

デジタル回路におけるスケーリング則

デジタル回路においてはデバイスの各パラメータを一定比率で縮小することにより回路の速度が向上し、低電力・低コストが達成される。





Scaling



デバイスと回路のパラメータ	Scaling Factor
寸法: L, W, Tox	1/S
不純物濃度	S
電圧	1/S
電界	1
電流	1/S
回路遅延時間	1/S
消費電力(デバイス1つあたり)	1/S ²

微細化・低電圧化により、

・高密度化(低コスト) ・高速化

·低消費電力

が同時に達成される

微細化とf_T動作電圧の予測

微細化によりCMOSのf_Tは200GHzを超え、60GHzのミリ波応用まで可能にしている 電源電圧は1V近辺であり、大幅には下がらない



A_Matsuzawa_Titech

アナログ回路の特性

容量負荷のOPアンプを標準的なアナログ回路として特性を記述し、 スケーリングの効果を検討する



微細化と利得

利得は微細化により急速に減少する

V_{eff}=V_{gs}-V_T: アナログ回路では一定にする 通常 0.2V ~ 0.15V程度

gmは電流により決定され、不変である。

デザインルールをパラメータとするときのV_{ds}に対するV_A



2008.09.09

1) トランスコンダクタンス: gm

 $g_m \cong \frac{2I_{ds}}{V_{cr}}$

2) ドレイン抵抗:r_{ds}

パイプライン型ADC

現在の高速ADCの主力の変換方式はパイプライン型ADCであるが、 高いOPアンプ利得を必要とする。

必要な利得(dB)は>6N+10である。

¹² bit: >82 dB 14 bit, >94dB



A Matsuzawa Titech

微細デバイスとドレイン抵抗

微細デバイスではポケット注入を用いていることにより、 チャネル長を伸ばしてもV_Aつまりはドレイン抵抗はあまり上がらない。 つまり、微細プロセスではDC利得が極めて上げにくいことを意味する。



D, Buss, et al., IEEE, Tran on ED, Vol. 50, pp.546-556, 2003

A.J. Annema, JSC 2005, pp132-143

2008.09.09

ドレイン抵抗の改善

ショートチャネル効果の対策のために用いられるハロー注入は ドレイン抵抗を下げ、増幅器の利得を低下させる。 そこで、アナログ回路に用いるトランジスタのみハロー注入を行わない方法を取った



Halo注入

M. Boulemnakher, E. Andre, J. Roux, F. Paillardet, "A 1.2V 4.5mW 10b, 100MS/s Pipeline ADC in a 65nm CMOS," IEEE ISSCC 2008, Dig. of Tech. Papers, pp.250-251, Feb. 2008.



L(um)

0.6

A_Matsuzawa_Titech

6

0.06

アナログ特性の改善

低電圧動作ではスイッチのオン抵抗が高くなり、スイッチング速度が低下するまた、オン抵抗の電圧依存性が強まり、歪みが増加する。

この技術はスイッチのオン抵抗を下げることにも有効である。

M. Boulemnakher, E. Andre, J. Roux, F. Paillardet, "A 1.2V 4.5mW 10b, 100MS/s Pipeline ADC in a 65nm CMOS," IEEE ISSCC 2008, Dig. of Tech. Papers, pp.250-251, Feb. 2008.

Lmin (HPA)=0.14um



性能比較

この結果、SA ADC並の62fJ/Conv. stepの低いFoMを達成した。

Resolution	10 bit		
Sampling speed	100MS/s		
Input range	1.0Vppd		
Power Consumption	4.5mW		
SNDR	59dB		
DNL	+/-0.1 LSB		
INL	+/-0.2 LSB		
Active area	0.07mm^2		
Technology	ST CMOS 65nm		

FoM= 62fJ/conv.-step

<u> </u>							
	Tech	VDD	Fs	Power	SNDR	FOM	References
	(nm)	(V)	(MHz)	(mW)	(dB)	(pj/step)	
	130	1.2	120	90	57.1	1.25	B.Hemes
							ISSCC-2004
	90	1.2	12	3.3	52.6	0.76	R.Wang
							ISSCC-2005
	90	1.2	100	35	56.9	0.6	G.Geelen
							ISSCC-2006
	90	1.0	100	33	55.3	0.69	K.Honda
							JSSCC-2007
	90	0.8	80	6.5	55	0.17	M.Yoshioka
							ISSCC-2007
	65	1.2	100	4.5	59	0.062	This work

M. Boulemnakher, E. Andre, J. Roux, F. Paillardet, "A 1.2V 4.5mW 10b, 100MS/s Pipeline ADC in a 65nm CMOS," IEEE ISSCC 2008, Dig. of Tech. Papers, pp.250-251, Feb. 2008.

A Matsuzawa Titech

微細化とアナログ周波数特性



A_Matsuzawa_Titech

微細化とトランジスタの容量



A_Matsuzawa_Titech

微細化とSNR,消費電力

7)SNR:
$$SNR \propto \frac{C_L V_{sig}^2}{kT}$$
 a) 一定の信号振幅が確保できれば C_L は一定
 $C_L \propto \frac{V_{sig}^2}{SNR} \propto s^2$ b) 微細化による電源電圧の減少により信号振幅を
下げざるを得ない場合は C_L は上昇
8) 消費電力: $P_d \propto V_{dd} I_{ds}$
低SNRの場合 a) g...およびC.が一定とすると $P_d \propto \frac{1}{2}$

$$C_p$$
で決まるときは $P_d \propto rac{S}{1}$

低電圧化に伴い消費電力は下がる

高SNRの場合 b) 低信号振幅により容量を上げざるを得ない場合

$$I_{ds} \propto g_m \propto GBW \cdot C_L \propto s^2 \quad P_d \propto s$$

低電圧化に伴い消費電力は上がる

低電圧動作における本質的問題

低電圧動作により、どんなデバイスでもSNRは劣化する。 また、低電圧動作において高SNRを維持するためには容量が大きくなる。 こなため、速度、周波数特性は劣化する。



A_Matsuzawa_Titech

微細化と信号まわりの容量

高SNRの信号ほど、低電圧の回路ほど大きな容量を必要とする。



微細化とパイプライン型ADCの性能



A Matsuzawa Titech

逐次比較型 ADC

微細化によるOPアンプの性能劣化により、 OPアンプを用いないADCの開発が盛んになっている。

バイナリーサーチのアルゴリズムを用いたものが逐次比較型ADCである。

OPアンプを用いないので元々低電力であるが 高速化・高精度化が必要 ・比較的高精度 16bit程度
 ・低消費電力(OPアンプを使用しない)
 ・低速(マルチサイクル)



SA ADCの開発状況

SA ADCは高分解能から高速まですべての領域で開発が進められている。 FoMは3年間で1/200まで低下した。



A_Matsuzawa_Titech

65fJ/conv. を達成した逐次比較型ADC

あらかじめ参照電圧を重み付けされた容量に保存しておき V_{QP}, V_{QN}間を比較して極性を変えながら接続することで逐次比較を実現する。 参照電圧の逐次印加が不要なのでセットリングが速く、バッファが要らないので低電力



A Matsuzawa Titech

逐次変換の方法

- 差動入力信号を C_{sp} , C_{sn} に保存し、 V_{QP} , V_{QN} 間を比較してMSBを決定する。 MSBの状態に応じて容量128Cuの接続極性を切り替えて C_{sp} , C_{sn} に接続 減少した差動電位を比較してMSB-1 bitを決定、以下繰り返す 1.
- 2.
- 3.



評価結果



2008.09.09

A Matsuzawa Titech

24

高精度逐次比較型ADC



2008.09.09

A Matsuzawa Titech

評価結果

変換周波数40MHzにて実効分解能13.5bitを66mWで達成。 (非常に完成度が高い発表である)

0.13um CMOS

FoM=140fJ/step







A Matsuzawa Titech

デバイスミスマッチとその補償回路技術

 $MOSOV_T$ ばらつきと1/fノイズ

MOSのV_⊤ばらつき係数は飽和する

1/fノイズ係数は穏やかに減少



C. H. Draz, et al., "CMOS Technology for MS/RF SoC," IEEE Tran. Electron Devices, Vol. 50, No 3, March, 2003.

ウエファー内での V_T 変動



A_Matsuzawa_Titech

V_T ミスマッチ

V_Tミスマッチを小さくするには大きなゲート面積が必要、しかし性能劣化を招く



A_Matsuzawa_Titech

DACにおけるV_Tミスマッチの影響

V_Tミスマッチは電流ミスマッチを引き起こす。 高分解能のものほど小さなミスマッチが不可欠。



31

ミスマッチ電流とトランジスタサイズ

電流ミスマッチを小さくするには長いチャネル長が必要



容量ミスマッチ

パイプライン型ADCやSAR型ADCの精度は容量ミスマッチで決まる。 高分解能のADCほど大きな容量が必要。



高精度アナログ回路の課題

高精度アナログ回路ではデバイスの面積が大きくなる。したがってコスト増の他、 容量の増大により周波数特性劣化と消費電力増大を招く。



微細化とアナ・デジ混載LSIのコスト

アナログ回路、特に高精度、低ノイズの回路は大きな面積を必要とするため、 微細化しても小さくなりにくい。 このことは微細化によりコストが増大することを意味する。 アナログ回路ブロックの面積削減が重要である。



Chip cost

Chip area

デジタル補正技術

デジタル補正技術により、小さなデバイスを用いても高精度化が可能となった。 従来と比べ、面積は1/50,消費電力は1/20を達成。 しかしこの方法は外部に高精度ADCが必要なため、非現実的である。

14b 100MS/s DAC 1.5V, 17mW, 0.1mm², 0.13um SFDR=82dB at 0.9MHz, 62dB at 42.5MHz

Area: 1/50 Pd: 1/20

O.42mm

Y. Cong and R. L. Geiger, Iowa state university, ISSCC 2003



A_Matsuzawa_Titech

Digital code

Digital code

デジタル補正を用いた DACの構成

外部に高精度ADCが必要なのが難点



Y. Cong and R. L. Geiger, lowa state university, ISSCC 2003

A Matsuzawa Titech

比較器を用いたDACの高精度化技術



DACの構成とチップ写真

Yusuke Ikeda, Matthias Frey, and Akira Matsuzawa "A 14-bit 100-MS/s Digitally Calibrated Binary-Weighted Current-Steering CMOS DAC without Calibration ADC"

A-SSCC, 13-3, pp 356-359, Korea, Jeju, Nov, 2007.



計測した誤差量をデジタル値でメモリの蓄えておき、

A Matsuzawa Titech

キャリブレーションの効果

デジタルキャリブレーションにより リニアリティが大幅に向上し、 歪みが14dBも向上。





比較器のデジタルキャリブレーション

比較器のオフセット電圧をキャリブレーションする回路技術が盛んになっている。 キャリブレーションにより30mV程度のオフセットばらつきが1mV程度に改善されるが、 面積の増大やキャリブレーション期間の確保などの課題がある。



2008.09.09

A Matsuzawa Titech

1/f/イズ

1/fノイズは信号品質を劣化させるため抑制する必要がある。 しかしながら、面積増大を招くため、ノイズ係数の小さなデバイスが望まれる。



A_Matsuzawa_Titech

チョッパー技術

チョッパー技術により1/fノイズを減少させることは可能だが、広帯域化が困難である。



2008.09.09

A_Matsuzawa_Titech

微細化とノイズ

微細化とともに熱雑音係数は増大、アナログ性能を劣化させる。



A_Matsuzawa_Titech

ゲート電流

ゲート酸化膜が2nm以下になるころからトンネリングリーク電流が顕著になった. S&H回路やSCF回路では低速動作の場合にスイッチのリーク電流に注意する必要がある



A. Hokazono et al., IEDM'02, p.639

RF·アナログ回路とデバイス技術

インダクタなどの受動デバイスを中心として



容量も重要で、特に小面積化が必要 オンチップ容量の進歩は著しく、容量密度は10倍になった。 バラクタの容量可変範囲も3倍になっている。

Ki-K材料を用いて 17fF/um²を実現



High Capacitance Density (> 17 fF/μm²) Nb₂O₅-based MIM Capacitors for Future RF IC Applications Sun-Jung Kim¹, Byung Jin Cho¹, M. B. Yu², M. -F. Li^{1,2}, Y. -Z. Xiong², C. Zhu¹, A. Chin¹, and D. -L. Kwong² Sulicon Nano Device Lab (SNDL), Dept. of ECE, National University of Singapore Singapore 119260 (Tel: 65-6874 6470, Fax: 65-6779-1103, email: <u>eleb/choftmus.edu.pc</u>).²Institute of Microelectronics (IME), Singapore



2008.09.09

A Matsuzawa Titech

多層配線を用いた容量

配線の多層化に伴い、配線を用いた容量も現実的になった

- 櫛歯型等多種類利用される
- MIMにくらべ、ばらつき(ミスマッチ)が小さい



RF回路におけるインダクタ

RF回路の基本性能はインダクタが決定する。高いQのインダクタが必要である。 オンチップインダクタのQは10前後が一般的である。



インダクタに対する要求

抵抗の少ない厚膜メタル、小さな寄生容量、低基板ロス(高抵抗)がポイント



Frequency [GHz]

2008.09.09

A Matsuzawa Titech

オンチップインダクタの進歩

オンチップインダクタのQも上昇している。 W. Jeamsaksiri, D. Linten^{1,} S. Thijs, G. Carchon, J. Ramos, A. Mercha, X. Sun, P. Soussan, M. Dehan, T. Chiarella, R. Venegas, V. Subramanian^a, A. Scholten^{1,} P. Wambacq², R. Velghe^{*}, G. Mannaert, N. Heylen, R. Verbeeck, W. Venegas, V. Subramanian^a, A. Scholten^{1,} P. Wambacq², R. Velghe^{*}, G. Mannaert, S. Biesemans and S. Decoutere 80 IMEC, Kapeldreef 75, Leuven, Belgium 3001, 1 is also a PhD student at ²VUB, Dept. ELEC-ETRO, ³ is also a PhD student at ⁴KU Leuven, D Al SI -10 Chm-cm ALHRS ESAT-Department, Leuven, B-3001 Belgium, ¹Philips Research Labs, Eindhoven, Netherlands, ⁴Philips Research Leuven, Belgium, imaga/Y_ 0 Cu Si = 10 Chr. cm ・Cu配線の普及 Cu HRS real(IT_) M cromaching 60 imit UY. 2π freq ・多層配線化 QLMAX ·高比抵抗基板 40 ・実装技術の進歩 20 9.0 Frequency (GHz) 10 従来のパッシベーション膜 8 Measured single-ended Q-Fig. 9: Ē の上にインダクタを形成 factor/inductance for a 0.68nH (O/O), 0 O=40を達成 100 1.78nH (▲/△) and 2.8nH (■/□) Above-0.1 10 IC inductor L [nH] VLSI Technology 2005 H. S. Bennett, et al., "Devices and Technology Evolution for So-Based RF Integrated Circuits, " C Al Si-10 Ohm-on IEEE, ED, Vol. 52, No. 7, pp. 1235-1258, July 2005. A HRS 70 0 Cu Si+10 Ohm-on Cu HRS RF_{eet} 60 Mcromachining 50 QLMAX 1070 Jun 40 30 20 10 1160 um Fig 10: Microphotograph and schematic of the monolithic 5 GHz LNA with inductive 0 source degeneration. The supply voltage is VDD=1.2V for 4mA current transistor M1A, 0.1 10 100 Transistor M1A M2 are respectively 110µm wide with 54 fingers, and 60µm wide with f OPT [GHz] 20 fingers. L_z, L_{load} and L_s are above IC inductors of 4nH, 2.7 nH and 0.7 nH with a single ended Q factor of 30,40 and 28 respectively.

2008.09.09

A Matsuzawa Titech

再配線層を用いたインダクタ

ウエハレベル・チップスケールパッケージ(WL-CSP)技術の利用



- ウエハの状態のままで銅の再配線、電極端子形成、および樹脂封止を行い、その後チップサイズに切り分けるパッケージ技術
- ICチップと同一サイズでパッケー ジング可能



K. Itoi, et al., IEEE MTT-S IMS, pp. 197-200, 2004.

WLPインダクタの特性



小林他(東工大益研):通信学会総合大会2008

A Matsuzawa Titech

WLPインダクタを用いた発振器

WLP



コア回路 CMOS0.18µm



1.91GHz発振
 位相雑音 -134dBc/Hz@1MHz
 CMOSインダクタと比較して7dB改善
 電力換算で80%の削減



小林他(東工大益研):通信学会総合大会2008

インダクタ応用:誘導結合によるチップ間データ伝送

インダクタ間の結合により積層チップのチップ間高速データ伝送が可能になった。



誘導結合によるチップ間データ伝送

1Gbps/chanelの超高速信号伝送を140fJ/bの少ない伝送エネルギーで達成

Data rate: 1Gbps/ch Energy consumption:140fJ/b

N. Miura, et. al., IEEE, Journal of Solid-State Circuits, Vol. 41, No. 1, pp. 23-34, Jan. 2006.



オンチップマイクロ電源回路

チップ上の各ブロックに電力を供給するマイクロ電源回路の研究がなされている。 オンチップインダクタは小さいため、スイッチング周波数を数100MHzに高めている。 インダクタンス増大のため磁性薄膜の導入が検討されている。



60GHz ミリ波CMOSレシーバー

CMOSの微細化により60GHzの無線伝送が可能に

90nm CMOSを用いて60GHzのレシーバーを実現



トランスミッションラインの応用

ミリ波では波長が短いためトランスミッションラインが使用できる。 インピーダンス整合や共振器、発振器として使用できる。



$$Z_{in} = Z_0 \frac{Z_l + jZ_0 \tan\beta d}{Z_0 + jZ_l \tan\beta d}$$

$$Z_{in}\left(\frac{\lambda}{4}\right) = \frac{Z_0^2}{Z_l} \quad Z_{in}\left(\frac{\lambda}{4}\right) = \infty \quad when \ Z_l = 0$$



Coplanar transmission line

ミリ波 オンチップ フェーズドアレーシステム

ミリ波では波長が数mmになるので、チップ上にアンテナを集積することが可能 給電位相の変化により電子的にビームフォーミング可能

オンチップ上に4つのアンテナを配置



A. Natarajan, et. al., IEEE, Journal of Solid-State Circuits, Vol. 40, No. 12, pp. 2502-2514, Dec. 2005. A. Natarajan, et. al., IEEE, Journal of Solid-State Circuits, Vol. 41, No. 12, pp. 2807-2819, Dec. 2006.

配線技術の様々な応用



2008.09.09

A Matsuzawa Titech

まとめ その1

・ 微細化とアナログ特性

微細化によるf_T向上で60GHzなどミリ波応用が可能に 低電圧動作により本質的にSNRが劣化 利得の低下によりパイプライン型ADCなどが性能劣化 逐次比較型ADCなど、OPアンプを用いないADCの検討が盛んに ハロー注入はアナログ特性を劣化

- ・ドレイン抵抗劣化・利得低下
- V_Tミスマッチ劣化

デバイスミスマッチとその補償回路技術での対応 V_Tミスマッチ

- ・ DACにおけるデジタル補正技術
- ・ 比較器におけるオフセット補正技術

1/fノイズ

・ チョッパー型増幅器

まとめ その2

RF·アナログ回路

容量が重要

- ・高密度化
- ・ 多層配線の利用

インダクタも重要

- ・ Qの向上: 再配線層を用いたインダクタ
- インダクタを用いたチップ間伝送
- オンチップマイクロ電源

ミリ波用途の出現

- ・ 微細化によるf_T向上
- トランスミッションラインの応用
- ・ オンチップアンテナ