

松澤 昭 宮原 正也

東京工業大学

2008.0916

A. Matsuzawa





2 TOKYOTIECH PursuingExcellence

- ・はじめに
- 6bit 超高速ADCの動向
- 8bit 以上の超高速ADCの動向
- まとめ





2008.0916

DVD用超高速ADCの開発

超高速ADCの民生機器応用にはCMOS化と低電力・低コスト化が不可欠であった

Δ

ΤΟΚΥΟ ΤΕΓΗ





Okamoto, et al., ISSCC 2003

Matsuzawa

Okada Lab.



信号帯域: 3.0 MHz

- ・ADC:6.0 Gsps(2サンプル/シンボル)8~ 10bit
- ・DAC:12.0 Gsps(4サンプル/シンボル) 10~12bit

超高速6b ADC開発状況

従来はFoMは数pJ程度が常識であったが、最近は50fJという極限の低電力化が進行

FoM =

•変換周波数: Flash: 4GHz, Fold: 1.8GHz

•面積: 0.2mm²~0.02mm²

No.	Res.	Fs (GS/s)	Pd (mW)	FoM (pJ)	Area (mm²)	Tech. (nm)	Architecture	Feature	Publish
1	6	4.0	990.0	7.73	4.40	130	Flash		VLSI 04
2	6	4.0	182.0	1.30	0.20	130	Flash	Ref CAL.	ESSCIRC 03
3	6	3.5	98.0	0.90	0.15	90	Flash	Averaging	VLSI 07
4	6	0.8	12.0	0.40	0.13	65	Flash	Ref CAL.	VLSI 08
5	6	5.0	320.0	1.82	0.30	65	Flash	Averasing	VLSI 08
6	6	10.3	1600.0	4.85	?	90	Pipeline	10x Interleaving	VLSI 08
7	6	1.3	32.0	0.80	0.09	130	2b-SAR	2b	ISSCC 08
8	5	1.8	7.6	0.15	0.03	90	Flash	R-CAL	VLSI 08
9	5	1.8	2.2	0.05	0.02	90	1b_Fold+Flash	R-CAL	ISSCC 08

は今回紹介するもの



7

ΤΟΚΥΟ ΤΙΕΓΗ

消費電力

変換周波数×実効変換ステップ

Flash ADCの特徴

8

TEFF **Pursuing Excellence**

TOKYO

- 高速・低分解能に最も適した変換方式と言われている
- コンパレータの精度と応答速度がADCの性能を決定 lacksquare
 - 1. ミスマッチによるオフセットばらつき [要求]0.2LSB以下 [実際]1LSB以上
 - 2. 応答速度 ⇒ 微細化によりスケーリング $V_q = \frac{V_{FS}}{2^N}$ V_q=16mV, ミスマッチ<3mV



A. Matsuzawa

Flash型 (No.3)

FOKYD TIECH Pursuing Excellence

9

K. Deguchi, et al., "A 6-bit 3.5GS/s 0.9V 98mW Flash ADC in 90nm CMOS." VLSI circuits symposium, pp.64-65, June, 2007. Renesas

Flash タイプ







手堅い貫通電流が流れるものを使用している。 究極の低電力を実現するには貫通電流の流れないダイナミック型の使用が不可欠。

比較器





性能

TOKYD TIECH Pursuing Excellence

11

消費電力は最小クラスだが 950pJはまだ大きい



1GHz換算で28mW程度

SNDR=31dBは5bit相当

Table1. P	erformance	sum	nmary (mea	surements)	
Resolution / Sample	Rate		6 bit / 3.5GS/s		
SNDR @nyquist / S	FDR @nyqu	ist	31.18dB / 38.67dB		
DNL		wein n	+0.50 / -0.48 LSB		
INL			+0.96 / -0.39 LSB		
Power Consumption	/ Power Sup	ply	98mW @3.5GS/s / 900mV		
Active Area	adiana fina	2271	0.1485mm2 (330um * 450um)		
Technology			90nm CMOS		
Tabl	e2. Power e	effici	ency compa	arison	
Papers	fs(GS/s)	P	ower(mW)	FOM (pJ)	
[4]	1.6	32	28	6.41	
[5]	4.0	9	90	7.73	
[6]	1.0	5	5	1.40	
This work	3.5	98	8	0.95	







オフセット補償回路によりオフセット電圧を低減するまた、参照電圧を形成する





比較器の設計

オフセットばらつきを1/7以下に低減する技術が必要





14

ΤΟΚΥΟ ΤΕΕΗ

Pursuing Excellence

比較器回路の動向

 アロKYロ TECH Pursuing Excellence 比較器はダイナミック回路で構成され、定常電流が流れないようにすることができる。

15



2008.0916

A. Matsuzawa

性能

FoM=50fJ/conv. Stepは驚異的低電力。殆ど限界性能。





16

ΤΟΚΥΟ ΤΕΓΗ

Pursuing Excellence

8bit以上の超高速ADC

17 TOKYOTIECH PursuingExcellence

- ・変換周波数: 1GHz程度は可能に
- •FoM: 1.2 pJ→300 fJ (10bit 1GHz 150mW程度)
- •面積: 3.5 mm²~0.12mm²

10bit 1GHz 50mW程度までの更なる低電力化が必要

No.	Res.	Fs (GS/s)	Pd (mW)	FoM (pJ)	Area (mm²)	Tech. (nm)	Architecture	Feature	Publish
1	11	1.0	250.0	0.77	3.50	130	Pipeline	4x Interleaving	ISSCC 06
2	11	0.8	350.0	1.20	1.40	90	Pipeline	4x Interleaving	ISSCC 07
3	10	1.4	175.0	0.62	1.60	130	SAR	16x Interleaving	VLSI 07
4	8	0.3	34.0	0.68	0.29	90	Two-step		ISSCC 08
5	8	0.8	30.0	0.28	0.12	65	Pipeline	2x Interleaving	VLSI 08



パイプライン型ADC

ΤΟΚΥΟ ΤΙΕΓΗ パイプライン型ADCは折り返した入出力特性を有しパイプライン動作によりA/D変換を行う。

18



11bit, 800MHz ADC, (No.2)

TOKYO TIECH PursuingExcellence

19

パイプライン型ADCを4つインターリーブで動作





1chあたり200MHzで動作している。

消費電力は大きいが、11bit (実質は9.5bit)は良好

C.C. Hsu, F. C. Huang, C. Y. Shih, C. C. Huang, Y. H. Lin, C. C. Lee, B. Razavi, "An 11b 800MS/s Time-Interleaved ADC with Digital Background Calibration," Dig. of Tech. Papers, pp.464-466, ISSCC 2007.

Real Tech. Taiwan

Technology	90nm CMOS		
Resolution	11b		
Conversion Rate	800MS/s		
Supply Voltage	1.3V (1.5V for T/H)		
Input Range	1Vpp differential		
Dynamic Range	66dB		
DNL/INL	<0.5LSB / ±1.6LSB		
ENOB	9.33b (F _{in} = 15MHz)		
SNR	59.1dB (F _{in} =15MHz)		
SNDR	57.9dB (F _{in} =15MHz)		
Jitter	<0.43ps		
Active Area	1.4mm ²		
Power (Analog / Digital + I/O)	350mW		



キャリブレーション回路

インターリーブの場合、チャネル間ミスマッチ(V_{off}, G, タイミング)を合わせる必要がある。



バックグラウンドCAL





20

ΤΟΚΥΟ ΤΕΕΗ

Pursuing Excellence



8bit 800MHz ADC (No.5)

2.8bit/stage のパイプラインを2段+4bit Flash ADCを2xインターリーブ パイプライン型ADCを800MHz (400MHz)で高速動作させた。





21

ΤΟΚΥΟ ΤΙΞΕΗ

W. H. Tu and T. H. Kang, " A 1.2V 30mW 8b 800MS/s

Pursuing Excellence

性能

22 TOKYOTIECH PursuingExcellence

8bit程度ならば、パイプライン型ADCでも800MS/sくらいはいけることを示した。 (10bit/ch の最高速は200MHz程度である) FoM=0.28pJ/conv. は8bitとして最小レベルである。 65nm, 1.2Vでも8bitパイプライン用OPアンプが実現可能である。



TABLE 1 : Performance Summary					
Resolution	8 bits				
Conversion Rate	800MS/s				
Process	65nm 1P 6M digital CMOS				
Supply	1.2V				
Input Range	0.8Vpp differential				
DNL/INL	0.16 / 0.23 LSB				
SNDR @ Fin=1MHz	47.8dB				
@ Fin=60MHz	46.9dB				
@ Fin=400MHz	44.2dB				
Power Dissipation	30mW				
FOM1 (Power/2 ^{ENOB} x Fs)	0.28 pJ/Conversion-step				
FOM2 (Power/2 ^{ENOB} x 2ERBW)	0.25 pJ/Conversion-step				
Active Die Area	0.12mm ²				



SA (逐次比較型) ADC

SA ADCはOPアンプを用いず、スイッチ、容量、比較器のみで演算する。

微細化に伴うOPアンプ課題の影響を受けない。

→微細化に適している

→定常電流が流れないので低電力である

欠点:Nビット変換に約(N+2)クロック必要なため変換速度が遅くなる

→微細化により高速化・低電力化を図る



Binary search algorithm

23

ΤΟΚΥΟ ΤΕΓΗ

SA ADCの性能

SA ADCは高分解能から高速まですべての領域で開発が進められている。 FoMは3年間で1/200まで低下した。



3年間で FoMは 1/200に減少

Courtesy Y. Kuramochi

ΤΟΚΥΟ ΤΙΕΓΗ

Pursuing Excellence

24



2008.0916

A. Matsuzawa

10bit, 1.35GHz ADC (No.3)

インターリーブ動作させることで高速動作を狙ったものが多くなった。

 V_{IN} T/H SA 6 ADC1 DAC Z T/V U T/H T/H

SARは最小電力で動作するので、これをマルチに用い、

低電力特性に優れたSARADCを用いた 直並列型ADCを16個並列に並べた

それぞれは86MHzで動作している。

S. M. Louwsma, et al., "A 1.35GS/s, 10b, 175mW Time-Interleaved AD Converter in 0.13um CMOS," VLSI circuits symposium, pp.62-63, June, 2007. Twente大, NXP





25

ΤΟΚΥΟ ΤΕΕΗ

Pursuing Excellence

A. Matsuzawa

性能

実効分解能:7.5bit程度で課題が多い 消費電力:175 mW, FoM=0.6 pJ は未だ大きい 専有面積:1.6 mm² は0.13umを考えると小さいが、IPとしては大きすぎる

インターリーブ動作はSNRが劣化しやすく、面積が大きくなりやすい。 したがって、これが本命かどうかは分からない。







26

ΤΟΚΥΟ ΤΕΕΗ

開発中の超高速6bit,8bit ADC

27

ΤΟΚΥΟ ΤΙΕΓΗ

Matsuzawa

Okada Lab.

現在開発中の超高速DACは並列型の改良なので、速度は出しやすいが *Pursuing Excellence* 消費電力、面積は更に改善の必要があり、次期バージョンでは超低電力を目指す。





まとめ

ミリ波実用化とADC

IUK YU TIECH Pursuina Excellence

29

- 波形等化や誤り訂正など、感度やデータレートを上げるためにデジタル信号処理技術が不可欠。そのためにはADCが必要
- Gbpsレベルの広帯域→6bit, 3GS/s程度のADC
- 64QAM程度の多値化→10bit, 1GS/s程度のADC
- オンチップ化のための低電力化、小面積化
- 65nm程度の低電圧(1V)微細CMOSを使用
- 技術の現状と今後
 - 6b 3GS/s ADC
 - 現状は100mW程度だが、10mWが可能か?
 - Folding もしくは2段階のFlashが有望か?
 - 10b 1GHz ADC
 - 現状は100mW程度だが、更なる電力削減が可能
 - 変換方式はSAR-Interleaving, Pipeline, 直並列が候補
 - 過度のインターリーブは性能劣化、面積増、消費電力増を招く

- 回路技術

- 比較器はダイナミック型+オフセット補償技術が主流に
- インターリーブ動作では高度なキャリブレーション技術が必須



トランシーバとADC/DAC

ベースバンドはデジタル化→ADC/DACが必要になった。





30

ΤΟΚΥΟ ΤΕΕΗ

Pursuing Excellence