

# アナログ集積回路技術の歴史と将来展望

#### A/D変換器の開発を中心として

#### 松澤 昭

#### 東京工業大学





Pursuing Excellence

2

- はじめに
- ・ 並列型、 直並列型 ADC の 開発
- 現在主流のパイプライン型ADCとその課題
- ・逐次比較型(SA型)ADCの革新
- 比較器の低電力化・高精度化
- SA型ADCとパイプライン型ADCの比較
- まとめ



TOKYO TECH Pursuing Excellence

3

#### はじめに

Matsuzawa 🔒 🏀 🏀





#### 基本的な変換動作

6

ΤΟΚΥΟ ΤΕΕΗ

**Pursuing Excellence** 

エレメント数、クロック数により基本的に3つの変換手段がある。



### デジタルビデオ技術の開発開始

78年に松下電器に入社し、79年に中央研究所に配属された。 78年に松下電器は総力を結集し6時間録画のVHSビデオの開発に成功。 以後ビデオ関連の売り上げは1兆円規模に達し、大黒柱に成長。

> ビデオ機器はアナログ技術の粋と言うべきものであったが、 次のデジタルビデオの開発に向けての研究が開始された。



1979, 中央研究所の配属同期と





ΤΠΚΥΠΤΕΓΗ

Pursuing Excellence

#### 当時のビデオ用A/D変換器

Pursuing Excellence ビデオのデジタル化の大きな課題はA/D変換器であった。 当時のビデオ用10bit A/D変換器は非常に高価で消費電力が大きかった。 民生品はおろか、業務用にも使用できないものであった。 私の使命はADCを開発し、各種デジタルAV機器を実現することであった。



100万円!! **20W** 

Analog Devices Inc.



8

ΓΟΚΥΟ ΤΙΞΕΗ

# 日本初のビデオ用 8b ADCの開発

**YDTIECH** PursuingExcellence

1981

9

#### 初めての仕事で国産初のビデオ用8b ADCの開発に成功



#### Bipolar (3um) 8b, 30MS/s, 0.7W





以後、各種のADCを開発し、各種デジタル機器を実現してきた。





& Okada Lab.

12

#### 並列型、直並列型ADCの開発



# 世界初の集積化されたビデオ用 10b ADC

13



#### 並列型ADCの精度

基本的に並列型ADCの精度を決めるのはトランジスタミスマッチ電圧であるPursuingExcellence

14

ΤΟΚΥΟ ΤΙΞΕΗ



# 並列型ADCの課題

最高速であるが、高分解能になるほど実現困難になる。

また、回路規模が大きくなると負荷容量や配線遅延時間の増大により高速化も困難となる。

当時、この方式を採用したのは、CMOS微細化が不十分で増幅器の速度が遅すぎたのと、 直並列型やパイプライン型ADCに必要なサンプルホールド回路が バイポーラでは難しかったため。



n: 比較器の数、面積、消費電力

$$n \propto 2^N$$

ミスマッチ電圧 $\Delta V_{mis} \propto rac{1}{2^{(1+lpha)N}}, 0 < lpha < 1$ 



15

ΓΟΚΥΟΤΕΙ

**Pursuing Excellence** 

# バイポーラ技術を用いた超高速 ADC

バイポーラ技術と並列型ADC技術を用いて各種超高速ADCを開発した。



 8b, 120MHz, (1984)
 M. Inoue and A. Matsuzawa, ISSCC 1984

 世界最速 8b ADC
 JSC. SC-19, 1984

HDTV カメラ とデジタルオシロスコープの実現に寄与



8b, 600MHz ADC (1991) A. Matsuzawa, VLSI symposia 1991 世界最速 8b ADC



A. Matsuzawa, ISSCC 1991

6b, 1GHz ADC (1991)

量産レベルで世界最速

デジタルオシロスコープの実現



16

ΓΟΚΥΟ ΤΙΕΓΗ

#### **Digital Oscilloscope**

デジタルオシロスコープは超高速ADC開発があってこそ誕生できた。



Yokogawa Electric 8b 1GHz (1994)



2009.09.17

ΤΟΚΥΟ ΤΕΕΗ

Matsuzawa & Okada Lab.

**Pursuing Excellence** 

#### 直並列型ADC

並列型ではコスト、量産性などに多くの課題があり、民生用は無理であった。 直並列型が回路規模の低減に有効であるがサンプルホールド回路を必要とし、 バイポーラ回路では良好な特性を得ることが困難であった。 そこで、当時使用可能になっていたBi-CMOSを用いて解決し、直並列型ADCを開発した。

ハイビジョン受像器用ボード

18

ΤΟΚΥΟ ΤΕΕΗ

**Pursuing Excellence** 



# 直並列型ADC

$$n=2^M+2^{N-M}
ightarrow 2^{\left(1+rac{N}{2}
ight)}@M=rac{N}{2}$$

段間にオフセット電圧がある場合

オーバラップ構造を使用



2009.09.17

ΤΟΚΥΟ ΤΙΕΓΗ

& Okada Lab.

#### 補間型A/D変換方式の発明

段間オフセット電圧が一定でないと変換誤差を発生するが、 TOKYOTECH PursuingExcellence 補間により、オフセット電圧が変化しても必要な変換区間を均等分割してなめらかに変換する。

フィリップスグループが補間技術の先駆者である。 R. van der Grift, JSC, SC-22, 1987.

#### 1994 注目発明賞受賞

補間により変換区間が均等分割される

20



#### 補間を用いたA/D変換の効果

初段に増幅器を用いているので比較器のオフセット電圧が下がったように見える

増幅器や参照電圧にオフセットばらつきがあってもDNLの少ない滑らかな変換が可能



2009.09.17

21

ΤΠΚΥ

### 超低電力 CMOS 10b ADCの開発

# デジタル信号処理技術は特にビデオカメラに必要とされた。 PursuingExcellence オートフォーカス、自動色補正、手ぶれ補正などを実現するためである。 しかしながら、当時携帯用ビデオ機器に使用できるくらいの低電力、低コストADCがなかった。 そこで、CMOSを用いて世界最小の消費電力の10bit ADCを開発した。



K. Kusumoto, A. Matsuzawa ISSCC '93, JSC 1993.

@0.8umCMOS ADC

ΓΠΚΥ

22

TELE





デジタルカメラシステム

デジタル信号処理技術は特にビデオカメラに必要とされた。





23

ΤΟΚΥΟ ΤΕΕΗ

Pursuing Excellence

#### 初期のアナログ・デジタル混載LSI

#### 低電力 CMOS ADCの開発に成功したことで、デジタルフィルターや、 PursuingExcellence マイコンなどのデジタル回路との混載が可能となり、ポータブルAV機器の小型化 低コスト化に大きく貢献した。

<u>A. Matsuzawa</u>, "Low-Voltage and Low-Power Circuit Design for mixed Analog/Digital Systems in Portable Equipment," IEEE Journal of Solid-State Circuits, Vol.29, No.4, pp.470-480, 1994.

6b Video ADC Digital Video filter



#### System block diagram



24



#### CMOSによる直並列型ADCの実現

CMOSによる直並列型ADCを実現するには

- 1. 高精度比較器 V<sub>off</sub><1mV (通常のMOS V<sub>T</sub>ミスマッチは20mV程度)
- 2.S/H機能の実現
- 3.低電力化



25

ΤΟΚΥΟ ΤΕΕΗ

Pursuing Excellence

### CMOS 比較器

最初のCMOS比較器はただ単にバイポーラ回路をCMOSに焼きなおしたものであった。 MOSはバイポーラに比べ約20倍精度が悪く(2mV vs. 0.1mV)、このため7bitくらいが限界 であった。

MOSトランジスタのミスマッチを低減するためにはゲート面積を大きくする必要があり 精度を上げようとすると、コスト、消費電力が増大し、変換周波数が低下した。



MOSトランジスタのゲート面積とミスマッチ

ΓΟΚ

& Okada Lab.

#### チョッパー型CMOS比較器

CMOS ADCが高精度かつローパワーになったのはこのチョッパー型比較器が開発による。 インバータ、容量、スイッチという最も単純な回路を組み合わせることで、 比較・増幅・オフセット電圧補償、ラッチ動作を実現した。

27

ΓΠΚ

ダイオード電圧はV<sub>T</sub>変動などにより変動するが、容量Cによりキャンセル可能



#### 容量補間技術の発明

しかしながら、チョッパー比較器を用いたADCの精度は8bit程度であり、

そこで、容量を用いて補間を行うことで、高精度化と画期的な低電力化を同時に達成した。

28

Pursuing Excellence

Matsuzawa

& Okada Lab.



JSC, pp. 1200-1206, 1993.

29

# 現在の主流のパイプライン型ADCとその課題



パイプライン型ADC

パイプライン型ADCは折り返した入出力特性を有しパイプライン動作によりA/D変換を行う。

30

ΤΟΚΥΟ ΤΕΕΗ





Matsuzawa 👘 & Okada Lab.

#### 1bit A/D変換の課題

パイプライン型ADCは当初1bit構成であった。 この場合、比較器やOPアンプのオフセット電圧により変換誤差を生じるため、 精度の確保が困難で、あまり用いられなかった。



32

ΤΟΚΥΟ ΤΕΕΗ

Pursuing Excellence

#### 1.5ビット冗長構成の発明

Fxcellence

ГПК

33

冗長構成にすることで比較器と増幅器のオフセット電圧は変換特性に影響を与えない。

以後、この構成が主流となり、高速ADCはパイプライン型が主流となる。



パイプライン型ADCの精度と速度

34



パイプライン型 ADCの課題

パイプライン型ADCの性能はOPアンプに依存しているが、 微細化が進むと必要な利得が取れないなど、多くの課題がある。



Pursuina Excellence

### パイプライン型ADCの電流と変換速度

#### **Pursuing Excellence** パイプライン型ADCの電流と変換速度は以下のように定式化できる。 電流増とともに寄生容量が増加し、ある電流以上では電流を増しても速度が上がらない。



#### 2009.09.17

ΤΟΚΥΟ ΤΙΞΕΗ

#### 微細化・低電圧化と信号系容量・寄生容量 37 ΠΤΕΓΗ ΓΠΚΥ **Pursuing Excellence** 微細化・低電圧化とともに寄生容量は減少するが、 信号系容 信号系容量は増大する。 SNR = mkT $C_o \ge 1.66 \times 10^{-19} \left( \frac{2^N}{V_{sig}} \right)^2 \qquad V_{sig} = 2 \left( V_{dd} - 4 V_{eff} \right)$ $V_{eff} = 0.15V$ S 1 +C<sub>₽</sub> \$ R\_ Cs i= C₀ p2qm 777

gs

0.5

W



### パイプライン型ADCの性能推定

ΤΟΚΥΟ ΤΕΕΗ **Pursuing Excellence** 

38





# 速度と消費電力の動向

39

Pursuing Excellence

ΓΠΚΥ

消費電力は減少しているが、変換周波数は 200 MHz 程度で飽和している。



40

### 逐次比較型(SA型)ADCの革新

# (低 FoM ADC アーキテクチャ)



# ADC技術の大きな潮流

TOKYO TIECH Pursuing Excellence

41

AD変換方式の主流がパイプライン型から逐次比較型に転換しつつある







# SA ADC

**FOKYO TIECH** 

42

& Okada Lab.

SA ADCはOPアンプを用いず、スイッチ、容量、比較器のみで演算する。

利点:微細化に伴うOPアンプ課題の影響を受けない。

微細化に適している 定常電流が流れないので低電力である

欠点:Nビット変換に約(N+2)クロック必要なため変換速度が遅くなる

微細化により高速化・低電力化を図る

**Binary search algorithm** 



#### SA ADCの性能

SA ADCは高分解能から高速まですべての領域で開発が進められている。 FoMは3年間で1/200まで低下した。

43

ΤΟΚΥ

17

Pursuing Excellence



# SA ADCの開発事例

FoM=65fJ/Conv. stepを達成したSA ADC

No static power consumption. Higher signal swing and small capacitance



J. Craninckx and G. Van der Plas, "A 65fJ/Conversion-Step 0-to-0.7mW 9b Charge-Sharing SAR ADC in 90nm Digital CMOS," IEEE ISSCC 20007, Dig. of Tech. Papers, pp.246-247, Feb. 2007.



44

Pursuing Excellence

ΓΟΚΥΟ

#### 容量を用いたアナログ演算

TDKYD TIECH Pursuing Excellence

45

差動入力端子の極性に応じて2進に重み付けされた容量を接続することにより 振幅差が小さくなっていき、分解能が高くなる。



# 得られた性能



8bit, 0.3mW at 20MHz

J. Craninckx and G. Van der Plas, "A 65fJ/Conversion-Step 0-to-0.7mW 9b Charge-Sharing SAR ADC in 90nm Digital CMOS," IEEE ISSCC 20007, Dig. of Tech. Papers, pp.246-247, Feb. 2007.

46

ΤΟΚΥΟ ΤΕΕΗ

Matsuzawa & Okada Lab.

Pursuing Excellence

ISSCC06	Arch	Fs	ENOD	Р	FoM	Fo	M includ	les
Paper #	Arcn.	[MS/s]	ENUD	[mW]	[fJ]	Ref.	Clock	Dec.
3.1	<b>CTΔΣ</b>	40	12	50	300	-	Yes	Yes
3.4	ΔΣ	4.4	12.6	13.8	500	-	No	No
12.1	PL	100	9.4	39	570	-	-	-
12.3	Subr.	50	10.4	30	440	-	_	-
12.4	PL-CBSC	7.9	8.7	2.5	760	-	-	-
12.5	SAR	0.1	10.5	0.025	170	No	No	-
12.7	PL	50	9.2	15	510	-	-	-
31.1	Flash	1250	3.7	2.5	160	-	-	-
31.5	SAR	300	5.3	2.65	220	No	Yes	-
This work	CS-SAR	20	7.8	0.29	65	Yes	Yes	-

47

#### 比較器の低電力化・高精度化



# 比較器回路

**Pursuing Excellence** 比較器はダイナミック回路で構成され、定常電流が流れないようにすることができる。



2009.09.17

48

ΤΟΚΥΟ ΤΕΕΗ

& Okada Lab. 

SP

SN

# DVD再生用デジタル信号処理技術

49

ΓΟΚΥΟ ΤΕΓΗ

DVDレコーダーはSNRが低く、誤り率が高い、そこで波形等価やエラー訂正などの デジタル信号処理が必要となった。

しかしそれは7b,400MHzという計測器なみのADCを必要とすることであった。



#### 超高速ADCの開発

50

超高速ADCの民生機器応用にはCMOS化と低電力・低コスト化が不可欠であった



#### 91年当時、世界最高速の6b ADC

6b, 1GHz ADC
2W,
1.5um Bipolar
A. Matsuzawa, SSCC 1991



#### ダイナミック比較器と補間動作の併用

MOSリニア領域でのコンダクタンスの加算性を用いて補間動作を実現 ダイナミック動作のため、低電力。精度限界は分散プリアンプで補償



$$G_{1} = K_{p} \left[ \frac{W_{1}}{L} (V_{in1+} - V_{th}) + \frac{W_{2}}{L} (V_{in2+} + -V_{th}) \right]$$
$$G_{2} = K_{p} \left[ \frac{W_{1}}{L} (V_{in1-} - V_{th}) + \frac{W_{2}}{L} (V_{in2-} + -V_{th}) \right]$$

*if* 
$$W_1 : W_2 = \frac{m-n}{m} : \frac{n}{m}$$
  
*then,*  $(m-n)V_{in1+} + nV_{in2+} = (m-n)V_{in1-} + nV_{in2-}$   
CLK

51

**DIFECH** PursuingExcellence



Matsuzawa & Okada Lab.

#### DVD 用完全ワンチップアナ・デジ混載SoCの実現 52

#### DVDシステムを完全にワンチップ化したアナ・デジ混載SoCが実現

Okamoto,..., A. Matsuzawa., ISSCC 2003, JSC 2003. 0.13um, Cu 6Layer, 24MTr



#### アナ・デジ混載SoCの威力

システム集積が可能なアナ・デジ混載SoCは機器の高性能化、簡素化、低 コスト化に大いに寄与した。

#### DVD Recorderの例

'2000 Model



'2003 Model





53

ΤΟΚΥΟ ΤΕΕΗ

**Pursuing Excellence** 

#### 比較器の課題と対策

**FOKYO FIECH** PursuingExcellence

Matsuzawa

& Okada Lab.

54

ミスマッチ電圧を抑えるにはトランジスタ面積が大きくなり、速度、消費電力ともに劣化する。





ダイナミック回路では通常の容量を用いたチョッパー型回路は構成しにくい。/<sup>PursuingExcellence</sup> そこで、最近はデジタル的補正技術が用いられるようになった。

微細化により、従来に比べ補償回路の回路規模は小さくなったが、未だ課題がある。

オフセット電圧制御DDGCを用いている

 $V_{DD}$ 

& Okada Lab.



B. Verbruggen, J. Craninckx, M. Kuijk, P. Wambacq, G, Van der Plas, "A 2.2 mW 5b, 1.75GS/s Folding Flash ADC in 90nm Digital CMOS," Dig. of Tech. papers, pp. 252-253, ISSCC 2008. IMEC ベルギー

# 比較器オフセット電圧の低減効果

# 提案手法によりオフセット電圧が 13.7 mV から 1.69mVに 低減可能であることを実証。

これは松澤研のオリジナル技術。 先のスライドの方法とは異なる 56

Pursuing Excellence



57 TOKYOTIECH PursuingExcellence

### SA型ADCとパイプライン型ADCの比較

#### FoMの比較と比較器の重要性



# パイプライン型ADCのFoM算出

#### Pursuing Excellenc

ΤΟΚΥΟ

58

#### SNRから信号系容量を算出

$$\begin{split} v_{nt}^{2} &= 2\frac{kT}{C_{0}} + \frac{\gamma nkT}{\beta C_{L}} \approx \left(2 + \frac{\gamma n}{\beta}\right)\frac{kT}{C_{0}} \\ V_{qn}^{2} &= \frac{1}{3}\left(\frac{q}{2}\right)^{2} = \frac{1}{3}\left(\frac{V_{dd} - 2V_{eff}}{2^{N}}\right)^{2} \quad if \quad V_{nt}^{2} = V_{qn}^{2} \quad \left(2 + \frac{\gamma n}{\beta}\right)\frac{kT}{C_{o}} < V_{qn}^{2} \\ C_{0} &> \left(2 + \frac{\gamma n}{\beta}\right)\frac{kT}{V_{qn}^{2}} \end{split}$$

#### 変換周波数と容量からOPアンプの動作電流を算出

 $f_{close} > \frac{Nf_c}{3} \quad \therefore \frac{g_m\beta}{2\pi C_L} > \frac{Nf_c}{3} \quad \therefore g_m > Nf_c \frac{2\pi}{3\beta} C_o \qquad g_m \approx \frac{2I_{ds}}{V_{eff}}, \quad I_{ds} > Nf_c \frac{2\pi}{3\beta} \frac{V_{eff}}{2} C_o$ 

#### OPアンプの動作電流からADC電体の消費電力を算出

$$P_d \approx 2.5 \times (2 \times 2 \times I_{ds} \times V_{dd}) = 10I_{ds}V_{dd}$$

変換周波数とSNRからFoMを算出

$$FoM = \frac{P_d}{f_c \times 2^{N-0.5}}$$



# パイプライン型 ADCの推定FoM

 最近発表のFoMは推定値の3倍程度で限界に近づいている。<sup>Pursuing Excellence</sup>

 $V_{dd} = 1.0(V)$   $V_{eff} = 0.15(V)$   $kT = 4.1 \times 10^{-21}$   $\gamma = 2$  n = 2  $\beta = \frac{1}{3}$  $f_c = 100MHz$ 

#### **Recent ADC**

$$V_{dd} = 1.2(V)$$
  
 $V_{pp} = 1.0V$   
 $f_c = 100MHz$   
 $C_o = 0.4 pF$   
 $P_d = 4.5mW$   
 $SNDR = 59dB$   
 $FoM = 62 fJ$ 

変換周波数:100MHz 90nm CMOS Analog portion only

Resolution	10	12	14
C <sub>o</sub> (pF)	0.37	6.0	95
l <sub>dd</sub> (mA)	1.75	33.6	628
P <sub>d</sub> (mW)	1.75	33.6	628
FoM(fJ)	24	116	542

M. Boulemnakher, E. Andre, J. Roux, F. Paillardet, "A 1.2V 4.5mW 10b, 100MS/s Pipeline ADC in a 65nm CMOS," IEEE ISSCC 2008, Dig. of Tech. Papers, pp.250-251, Feb. 2008.



59

#### SA ADCにおける比較器の問題

比較器はあるノイズ分布を有し、SA-ADCの誤動作を引き起こす。

比較器が電力を消費し、感度を上げると消費電力が増加すると仮定した。



60

ΤΟΚΥΟΤΕΕΗ

& Okada Lab.

**Pursuing Excellence** 

V. Giannini, P. Nuzzo, V. Chironi, A. Baschirotto, G. van der Plas, and J. Craninckx, "An 820uW 9b 40MS/s Noise **Tolerant Dynamic-SAR ADC in 90nm** Digital CMOS," IEEE ISSCC 2008, Dig. of Tech. Papers, pp.238-239, Feb. 2008.

ダイナミック比較器のノイズ解析

#### **Our original work**

PursuingExcellence

61

ダイナミック比較器の瞬間電流(<20ps)のノイズによる揺らぎが比較器感度を決定 比較器感度を良くするにはノード容量を大きくする必要あり。





#### 比較器のFoMの推定

最近発表のFoMは推定値の3倍程度で、限界に近づいている。

必要感度を仮定 
$$\delta V_{in}^2 = \frac{4kTV_{eff}^2}{C_L V_{dd}^2} \left( \gamma \frac{V_{dd}}{V_{eff}} + 1 \right)$$
  $\frac{\delta V_{in}}{q} < 0.15 \rightarrow \delta V_{in}^2 < 0.3V_{qn}^2$   
必要容量を推定  $C_L > \frac{40kTV_{eff}^2 2^{2N}}{V_{dd}^4} \left( \gamma \frac{V_{dd}}{V_{eff}} + 1 \right)$   $\therefore \delta V_{in}^2 < 0.1 \left( \frac{V_{dd}}{2^N} \right)^2$   
 $C_L > 4 \times 10^{-20} \times 2^{2N}$ 

#### 消費電力とFoMを算出

$$p_d = 2(N+2)f_c C_L V_{dd}^2$$
$$FoM = \frac{p_d}{f_c \times 2^{N-0.5}}$$

M. van Elzakker, Ed van Tujil, P. Geraedts, D. Schinkel, E. Klumperink, B.Nauta, "A 1.9uW 4.4fJ/Conversion-step 10b 1MS/s Charge-Redistribution ADC," IEEE ISSCC 2008, Dig. of Tech. Papers, pp.244-245, Feb. 2008.

$$\gamma = 1, V_{dd} = 1.0V, V_{eff} = 0.2V$$

ΓΟΚΥΟ

Resolution	10	12	14	
C <sub>L</sub> (fF)	42	670	11000	
P <sub>d</sub> (mW)	0.1	1.9	34	
FoM(fJ)	1.4	6.5	30	



62

**Pursuing Excellence** 

# FoMの比較

パイプライン型ADCとSA ADCの理論FoMを算出した。 SA型が1桁程度低い。

#### パイプライン型ADC

Resolution	10	12	14
C <sub>o</sub> (pF)	0.37	6.0	95
l <sub>dd</sub> (mA)	1.75	33.6	628
P <sub>d</sub> (mW)	1.75	33.6	628
FoM(fJ)	24	116	542

#### FoM=63fJ/Conv. step

M. Boulemnakher, E. Andre, J. Roux, F. Paillardet, "A 1.2V 4.5mW 10b, 100MS/s Pipeline ADC in a 65nm CMOS," IEEE ISSCC 2008, Dig. of Tech. Papers, pp.250-251, Feb. 2008.

#### SA型ADC

Resolution	10	12	14	
C <sub>L</sub> (fF)	42	670	11000	
P <sub>d</sub> (mW)	0.1	1.9	34	
FoM(fJ)	1.4	6.5	30	

#### FoM=4.4fJ/Conv. step

M. van Elzakker, Ed van Tujil, P. Geraedts, D. Schinkel, E. Klumperink, B.Nauta, "A 1.9uW 4.4fJ/Conversion-step 10b 1MS/s Charge-Redistribution ADC," IEEE ISSCC 2008, Dig. of Tech. Papers, pp.244-245, Feb. 2008.



63

ΤΟΚΥ

Pursuing

# ビデオ用A/D変換技術の変遷1

- 並列型ADC (Bip)
   80年代前半
- 技術ベース
   上較器(S/H機能無し)
- 利点
  - 比較器の高精度化が容易
  - 高速化が可能

- 直並列型ADC (CMOS)
   80年後半から90年代前半
- 技術ベース
   比較器(S/H機能あり)
- 利点
  - 回路規模の削減が可能
  - 低電力化、低コストが可能
  - オフセット補償が容易

- 課題
  - 高分解能化が困難
  - 低電力化、低コスト化が困難
  - 標本化回路が困難
  - オフセット補償が困難

- 課題
  - 更なる高精度化(12~14bit)が困難
  - 設計の複雑さIP化が困難



64

Pursuina Excellence

ΓΠΚΥΠ

# ビデオ用A/D変換技術の変遷2

- パイプライン型ADC
   90年代から現在
- 技術ベース – OPアンプ
- 利点
  - オフセット電圧の影響を受けない
  - OPアンプ設計により性能が容易に
     可変、IP化が容易
  - 増幅作用により後段のノイズの影響を受けにくい
  - 高精度化が可能
- 課題
  - 微細化・低電圧化による性能劣化
     特に高精度化が困難
  - 高速化が頭打ち
  - 定常電流が必要なため、究極の低 電力化は困難?

- 逐次比較型 ADC - 今後の主流?
- 技術ベース - 比較器
- 利点
  - 究極の超低電力動作
  - 微細化・低電圧化への対応容易

- 課題
  - 高速化(インターリーブ非適用時)
  - 高精度化
     (何らかの増幅作用は必要?)



65

ΤΟΚΥΟ ΤΕΕΗ

**Pursuing Excellence** 

まとめ

- キーデバイス(ADC)の開発が新たな機器開発を促進
- 回路や変換方式は時代に適合したものが残る
- 今日は微細化・低電圧に合った回路が求められる
- より簡素化した回路とデジタル補償技術の活用が今後の開発ポイント
- OPアンプレスの方向に向かっているが、利得が不要 か否かは更に研究の必要あり



66

ГПК