# ミリ波帯電力増幅器の出力整合回路における配線構造最適化の検討

Optimization of Transmission Line Structure for mm-wave Power Amplifier

松下 幸太

Kouta Matsushita

岡田 健一 Naoki Takayama Kenichi Okada

高山 直輝

松澤 昭 Akira Matsuzawa

東京工業大学 大学院理工学研究科 電子物理工学専攻 Department of Physical Electronics, Tokyo Institute of Technology

## 1 まえがき

近年、60GHz帯を利用した超高速近距離無線通信機能 を民生機器に実装するために、より安価な Si CMOS を 用いた無線通信回路が検討されている。無線通信回路の コンポーネントの中でも電力増幅器は CMOS での実現 が最も困難であり、様々な研究が行われてきた。

本研究では、ミリ波帯整合回路の低損失化を目的に、 整合回路に用いる伝送線路幅の最適化を行った。

## 2 検討方法

電力増幅器から次段に送る電力を高めるには、電力増 幅器の出力電力を高くすることと、出力トランジスタと 次段間の損失を小さくすることが必要であり、そのため に出力トランジスタと次段の間に出力整合回路を挿入 する。ミリ波帯では出力整合回路を作成する際に、特性 インピーダンスが低い伝送線路を用いると、出力トラン ジスタと次段間の損失が小さくなることが知られている [1]。

今回検討した出力段の回路図を図1に示す。ロードプ ル解析によって最大出力が得られるように Zopt を決定す る。さらに、次段とのマッチングをとるため伝送線路の 長さを調整して最適な整合回路を作成する。図2にマイ クロストリップ型伝送線路の構成を示す。線路幅Wを変 えると伝送線路の特性インピーダンスZ<sub>0</sub>が変わり、50Ω を $Z_{out}$ に変換するための伝送線路長 $\ell_1$ 、 $\ell_2$ 、 $\ell_3$ の値も変 化する (図 3)。 各 W において最大出力電力を与えるとき の伝送線路長と整合回路での損失をシミュレーションか ら導出する。

### 3 シミュレーション結果

図4にシミュレーション結果をまとめた。今回行った シミュレーションでは3本の伝送線路はすべて等しい幅 とした。横軸に W をとり、縦軸に Zopt を与えるときの 各ℓの長さと整合回路での損失をとる。W が大きくなる につれて単位長さ当りの損失は減る。しかし、図4に示 されるように、Wを大きくすると $Z_{opt}$ を与える $\ell_3$ の値 も増加するため、Wが24µmで整合回路での損失は最 小となり、それ以降は再び損失は増加する。

## 4 まとめ

伝送線路幅がある一定の値で整合回路での損失は最小 になる事を確認した。したがって整合回路の損失が最小 となる最適な伝送線路幅を用いて整合回路を設計するこ とが必要である。



図 1 電力増幅器出力段の回路図



図 2 マイクロストリップ型伝送線路の構成



図 3 伝送線路幅による伝送線路長の変化





謝辞

本研究の一部は、総務省委託研究『電波資源拡大のための研究開発』 半導体理工学研究センター、並びに東京大学大規模集積システム設計 教育研究センターを通し、日本ケイデンス株式会社およびアジレント・ テクノロジー株式会社の協力で行われたものである。

#### 参考文献

[1] M. Tanomura, et al., Dig. Tech. of ISSCC, pp. 558-559, Feb. 2008.