CMOSアナログ設計の基礎

東京工業大学 大学院理工学研究科

松澤昭

2007.01.15

A. Matsuzawa, Titech, VDEC 2007

1

内容

- ・MOSトランジスタとそのアナログ特性
- ・増幅回路の基本
- ・カレントミラーとバイアス回路
- ・ CMOS OPアンプ
- ・位相補償
- ・ノイズとミスマッチ電圧
- ・ MOSトランジスタのキャラクタライズ

MOSトランジスタとそのアナログ特性

MOSトランジスタの特性

飽和領域での電圧電流式



トランスコンダクタンス:gm

V_{eff}を設定すると電流だけで設計できる。



2007.01.15

A. Matsuzawa, Titech, VDEC 2007

ドレイン電圧・電流特性

通常は飽和領域で使用する。またドレイン電流はドレイン電圧を上げると増加する。



チャネル長変調効果



2007.01.15

A. Matsuzawa, Titech, VDEC 2007

7

ドレインコンダクタンス

リニア領域ではドレイン抵抗が低いため利得が取れない。 →増幅器は飽和領域を用いる。



$$I_{ds} = \mu C_{ox} \frac{W}{L} \left(V_{eff} - \frac{V_{ds}}{2} \right) V_{ds}$$

$$g_{ds} \equiv \frac{\partial I_{ds}}{\partial V_{ds}} = \mu C_{ox} \frac{W}{L} \left(V_{eff} - V_{ds} \right)$$

$$\left. g_{ds} \right|_{V_{ds}=0} = \mu C_{ox} \, \frac{W}{L} V_{eff}$$

$$V_A \equiv \frac{I_{ds}}{g_{ds}}$$
 (オンコンダクタンス)

$$V_{A} = \frac{\left(V_{eff} - \frac{V_{ds}}{2}\right)V_{ds}}{V_{eff} - V_{ds}}$$

A. Matsuzawa, Titech, VDEC 2007

増幅回路の基本

増幅器の基本

増幅器にはトランスコンダクタンスと負荷抵抗が必要である。

トランスコンダクタンス



MOSトランジスタを用いた増幅器

 V_{gs} を0.7V程度に設定すれば増幅器にはなるが、 V_{T} 変化、温度変化に対して不安定である。



2007.01.15

抵抗分圧を用いたバイアス

抵抗分圧を用いてバイアスすれば V_{gs} =0.7Vにはなるが、 V_T 変化、温度変化に対して不安定である。 また、電源ノイズがまともにでてしまう。



ダイオードと定電流源を用いたバイアス

通常はこのようにダイオードと定電流源を用いてバイアスする。 V_T,温度変化に強くなる。 ただし、抵抗負荷は利得が取れない。 せいぜい10倍程度



2007.01.15

カレントミラーを用いた負荷

カレントミラーを用いると高抵抗負荷を実現できる。



カレントミラー負荷を用いた増幅器

カレントミラー負荷を用いることで大きな利得が得られる。ただし、電流設定感度が高く、不安定。



差動対回路

トランジスタ対は差動電圧を差動電流に変換する

Gmは差動電圧が0Vで最大になり、 差動電圧がV_{eff}でゼロになる。

W/L= 4.5/0.2





2007.01.15

A. Matsuzawa, Titech, VDEC 2007

差動増幅器

差動回路とカレントミラーを用いることで安定な増幅器が実現できる



2007.01.15

差動増幅回路の電圧電流特性

トランジスタがリニア領域にあるか、飽和領域にあるかが重要



2007.01.15

入力電圧範囲の考察



2007.01.15

19

チャネル長の効果

チャネル長を長くすることで増幅率を高くすることができる。 (周波数特性劣化と面積増加に注意)

 $L_n = L_p = 0.2um$

 $L_n = L_p = 0.8 um$



2007.01.15

カスコード回路の効果

カスコード回路を用いることでチャネル長の短いトランジスタを用いても増幅率 を大幅に高めることができる。



 $L_n = L_p = 0.2um$

2007.01.15

トランジスタ・抵抗負荷の増幅器

このようなオープンタイプの増幅器の実現方法もある。抵抗を変えてもコモンモード電圧は一定である。



2007.01.15

カレントミラーとバイアス回路

カレントミラー

チャネル長が長いほど定電流性が良好で、V_{ds}が低くても電流比は良好である。 V_{ds}が一致すればチャネル長にかかわらず電流比は1になる。





2007.01.15

A. Matsuzawa, Titech, VDEC 2007

カレントミラー

電流I1とI2が等しくなるには?



2007.01.15

カスコード型カレントミラー



・電流マッチングは非常に良い

$$V_{gs3} \approx V_{gs4} \therefore V_{ds1} \approx V_{ds2}$$

電流値はトランジスタM₂により決定され
ゲート電圧とドレイン電圧がM₁とほぼ等しいため。
 $g_{ds_total} \approx g_{ds2} \cdot \frac{g_{ds4}}{g_{m4} + g_{b4}} \approx \frac{g_{ds2}}{G_{ain_M2}}$
 $r_{ds_total} \approx G_{ain_M2}r_{ds2}$
•欠点は動作電圧が高いこと
入力側: $2V_{gs} = 2(V_{eff} + V_T)$
出力側: $V_{gs} + V_{eff} = 2V_{eff} + V_T$

カスコード回路

カスコード回路は出力インピーダンスをトランジスタの固有ゲイン倍に高めることができる。

ドレイン・ソース間電圧が大きく変化してもゲート・ソース間電圧はそれほど大きく変化しない



低電圧カスコード型カレントミラー

カレントミラーを構成する全てのトランジスタが飽 和領域に入ればよい。



$$M1: V_b > V_{gs3} + V_{eff1} = V_{T3} + V_{eff3} + V_{eff1}$$

$$M3: V_{gs1} > V_b - V_{gs3} + V_{eff3} = V_b - V_{T3} - V_{eff3} + V_{eff3} = V_b - V_{T3}$$

$$V_{T1} + V_{eff1} + V_{T3} > V_b > V_{T3} + V_{eff3} + V_{eff1}$$

$$2V_T + V_{eff} > V_b > V_{T3} + 2V_{eff}$$

$$cos5icv_b \delta cosc + V_b \delta cosc + V_{eff} \delta cosc + V_b \delta cosc + V_{eff} \delta cosc + V_b \delta cos$$

2007.01.15

バイアス電圧の作り方

W₀, I₀を調整すればよい



 $V_{eff\,0} \approx V_{eff\,1} + V_{eff\,3} + \alpha$

αは飽和抵抗を調整するための電圧 (0.1V程度か)



セルフバイアスカレントミラー



抵抗R_bを以下のように設定する

$$R_b \approx \frac{V_{g3} - V_{g1}}{I_1} \approx \frac{V_{eff}}{I_1}$$

ただし、抵抗と寄生容量による 周波数特性劣化をチェックのこと

カスコード型カレントミラー

カスコードを用いると定電流性は良好になるが、電流を決めるトランジスタのV_{ds} をV_{eff}以上にしないと効果が薄れる



2007.01.15

A. Matsuzawa, Titech, VDEC 2007 $^{\vee 12}$ ($^{\vee}$)

31

電源電圧不感型バイアス回路

(a) 電圧不感型バイアス回路A



電源電圧不感型バイアス回路

 V_{dd} , V_{T} に対しては安定だが、電流値設定はかなり難しい



2007.01.15

温度不感 **g**_m

$$g_m \approx \sqrt{2\mu C_{ox} \left(\frac{W}{L}\right)} I_{bias}$$

バイアス電流を抵抗とMOSのW比率で決めるもの

$$I_{bias} = \frac{2}{\mu C_{ox}(W/L)} \cdot \frac{1}{R_s^2} \cdot \left(1 - \frac{1}{\sqrt{K}}\right)^2$$

$$\therefore g_m \approx \frac{2}{R_s} \left(1 - \frac{1}{\sqrt{K}}\right)$$

gmは抵抗の温度係数で決まる。

→バイアス抵抗に温度変化の少ないものを選ぶ

I_b

電流源回路のバイアス回路



CMOS OPアンプ
演算増幅器のシンボル表現



(1) Single

(2) Differential

必ず入力コモン電圧と出力コモン電圧が設定 される。ただし、この2つのコモン電圧は必ず しも一致させる必要は無い。

差動型スイッチドキャパシタ積分器

現在のスイッチトキャパシタ回路は殆ど差動型で構成される

- ・スイッチのフィードスルーの影響が抑制される
- ・ノイズに強い
- ・信号振幅が大きいのでSNRが向上するか、
- もしくは容量が小さくできるので消費電力や動作速度が向上する ・差動型回路の方が周波数特性が良好(ミラーポールを持たない)



出力抵抗を上げる各種回路

DC利得を上げるにはI to V変換つまり負荷回路を工夫するしかない。



カスコード型演算増幅器



スーパーカスコード回路を用いた演算増幅器



ペーカスコード回路の一例 ス



コモンモードゲイン

コモンモード利得は電流源のコンダクタンスを負荷のコモンモードコンダクタンスで割ったもの

 $G_{cm} \approx \frac{g_{dsc}}{2_{amL}}$

これを下げるには電流源のコンダクタンスを下げるしかない 交流に対しては差動ペアのソースに付く容量を下げる必要がある。



コモンモード電圧に対する出力電圧

電源除去比



このような回路ではオープンループ状態で電源ノ イズが出力端にそのまま現れる。 電源除去比(PSRR)は出力の入力に対する利得 から出力の電源にノイズに対するゲインを割った ものである

通常 PSRR は G_{open}にほぼ等しい。

ー般に高域でPSRRが低下するのは回路の利得が低下するためである。

- ・負荷を接地側にする
- ・バイアス回路を電源電圧不感にする

コモンモードフィードバック回路

差動増幅器ではコモンモードの安定が不可欠である。



コモンモード電圧検出回路(時間連続系)



(a) Series resistance (b) MOS in Triode region (c) Differential transistor pairs

2007.01.15

時間連続型差動増幅器

このような時間連続型のコモンモード制御はミスマッチ電圧ばらつきに弱い。





動作



改良型

1)OPアンプを増幅器として動作させる期間

スイッチ S_3 を M_1 側に倒す、 S_1, S_3 を V_{com} 側に倒す。 容量 C_{2a}, C_{2b} に以下の電圧が貯まる。

 $V_{C_{2a}} = V_{c_{2b}} = V_{cm} - V_{bc}$

V_{out}端子とM₂のゲートには容量C_{1b}, C_{1b}を通じ てコモンモードフィードバックがかかっている。

2) OPアンプを増幅器として動作させない期間

スイッチS₃をM₂側に倒し、S₁, S₃をV_{out}側に倒す。 このとき通常はS₄を設けてS₄を閉じる。

容量 C_{2a} , C_{2b} から容量 C_{1a} , C_{1b} に向かって電荷が転送されて、何サイクルか繰り返すと出力のコモン電圧は V_{cm} に等しくなる。

利点: 全周期で帰還がかかっており安定である。 チャージフィードスルによる誤差が少ない。 欠点: 複数サイクル経たないと安定しない。

テレスコピックカスコード回路の許容入出力電圧



フォールディッドカスコード回路の許容入出力電圧



位相補償

位相補償回路

このような発振がおこらないようにするのが位相補償回路



カスコード型演算増幅器とそのポールの位置



2007.01.15

ポールの性質



2007.01.15

位相補償のポイント

- 第1ポールと第2ポールを十分に離して
 第2ポール付近の周波数で利得をゼロ以下にする。
 - 安定動作: 利得が1(0dB)のときに-130度以上位相が回転しない。
 - 第1ポールだけでは発振しない。(せいぜい-90°) 第2ポール付近で位相が-135°に達する
- 手段
 - 容量を付加するなどして第1ポールの角周波数を下げる。 第2ポール付近で位相が-135°だが、利得が下げられる。

位相補償条件:ユニティーゲイン角周波数が第2ポール角周波数の1/2よりも小さいこと

位相補償条件

$$\omega_u < \frac{\omega_{p2}}{2}$$

第1ポール角周波数を低下させる。



2007.01.15

信号伝達パスと時定数



安定増幅の帯域を上げるには第2ポールの角周波数を上げる必要がある。

ノイズとミスマッチ電圧

$$V_n^2 = \gamma \frac{8kT}{3g_m} f_{bw}, \quad V_n = \sqrt{\gamma \frac{8kT}{3g_m}} f_{bw}$$
 0.25以下の微細Trでは
γは2程度になる

 $g_m = 1mS, f_{bw} = 2GHz \mathcal{C} | t \gamma = 2 \mathcal{E} | \mathcal{T}, V_n = 210uV$



OPアンプのノイズ

M₁, M₂の単位周波数帯域での入力換算電圧ノイズは



したがって低ノイズ化は、gm1を大きく、gm3を小さくし、1/fノイズはゲート面積に注意する。

2007.01.15

ノイズ:容量

2) スイッチのノイズ 使用可能な容量の最小値はノイズで決まる



$$V_n = \sqrt{\frac{kT}{C}}$$

C=1pFでは、64uV_{rms} C=10fFでは、640uV_{rms}



ローパスフィルタを形成する

ノイズ

4)1/fノイズ(フリッカーノイズ)

キャリアの表面散乱などにより発生するノイズ 低周波側で大きく、周波数が高くなるほど減少する

$$S_n^2(f) = \frac{K}{C_{ox}LW} \cdot \frac{1}{f}$$

$${V_n}^2(f) = rac{K}{C_{ox}LW} \cdot \int_{f_L}^{f_H} rac{df}{f} = rac{K}{C_{ox}LW} \ln\!\left(rac{f_H}{f_L}
ight)$$



入力換算ノイズ



・どんなノイズも入力換算ノイズに変換できる
 ・初段のノイズで殆ど決まる。オフセットも同様。

OPアンプのオフセット電圧



カスコード型OPアンプの雑音・オフセット電圧



MOSトランジスタのキャラクタライズ

キャラクタライズ用回路



Trのキャラクタライズ: Nch



Trのキャラクタライズ: Nch

最小チャネル長に近いチャネル長では電流値が低く、g_{ds}も大きい



W/L=10

2007.01.15

Trのキャラクタライズ: Nch

g_{ds}はチャネル長が異なってもV_{eff}で一致し、その後チャネル長が長いほど小さくなる

 V_A は V_{eff} 近傍でチャネル長に依らず1V程度で、 V_{ds} が大きくなると数V程度に上昇する



2007.01.15

Trのキャラクタライズ: Pch



71

Trのキャラクタライズ: Pch

最小チャネル長に近いチャネル長では電流値が低く、gdsも大きい

W/L=10


Trのキャラクタライズ: Pch

g_{ds}はチャネル長が異なってもV_{eff}で一致し、その後チャネル長が長いほど小さくなる

 V_A は V_{eff} 近傍でチャネル長に依らず1V程度で、 V_{ds} が大きくなると数V程度に上昇する



動作電流とW/L

$$\begin{split} I_{ds} \approx \frac{1}{2} \mu C_{ox} \frac{W}{L} V_{eff}^2 & \therefore V_{eff} \approx \sqrt{\frac{2I_{ds}}{\mu C_{ox} \frac{W}{L}}} \quad \text{for a lower of } \frac{W}{L} \approx \frac{2I_{ds}}{\mu C_{ox} V_{eff}^2} \\ \text{Nch, L=0.2umTelt} & W(um) \approx \frac{0.2 \times 2I_{ds}(uA)}{220 \times V_{eff}^2} = 0.0018 \frac{I_{ds}(uA)}{V_{eff}^2} \\ V_{eff} = 0.2V \text{Celt} W(um) = 0.045 \cdot I_{ds}(uA) \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.02 \cdot I_{ds}(uA) \\ V_{eff} = 0.4V \text{Celt} W(um) = 0.011 \cdot I_{ds}(uA) \\ V_{eff} = 0.2V \text{Celt} W(um) = 0.074L \cdot \frac{I_{ds}(uA)}{V_{eff}^2} \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.085L \cdot I_{ds}(uA) \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.082L \cdot I_{ds}(uA) \\ V_{eff} = 0.4V \text{Celt} W(um) = 0.046L \cdot I_{ds}(uA) \\ V_{eff} = 0.2V \text{Celt} W(um) = 0.038L \cdot \frac{I_{ds}(uA)}{V_{eff}^2} \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.021L \cdot I_{ds}(uA) \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.021L \cdot I_{ds}(uA) \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.021L \cdot I_{ds}(uA) \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.021L \cdot I_{ds}(uA) \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.021L \cdot I_{ds}(uA) \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.021L \cdot I_{ds}(uA) \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.021L \cdot I_{ds}(uA) \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.021L \cdot I_{ds}(uA) \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.021L \cdot I_{ds}(uA) \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.021L \cdot I_{ds}(uA) \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.021L \cdot I_{ds}(uA) \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.021L \cdot I_{ds}(uA) \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.021L \cdot I_{ds}(uA) \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.021L \cdot I_{ds}(uA) \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.021L \cdot I_{ds}(uA) \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.021L \cdot I_{ds}(uA) \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.021L \cdot I_{ds}(uA) \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.021L \cdot I_{ds}(uA) \\ V_{eff} = 0.3V \text{Celt} W(um) = 0.021L \cdot I_{ds}(uA) \\ V_{eff} = 0.4V \text{Celt} W(um) = 0.22L \cdot I_{ds}(uA) \\ V_{eff} = 0.4V \text{Celt} W(um) = 0.22L \cdot I_{ds}(uA) \\ V_{eff} = 0.4V \text{Celt} W(um) = 0.22L \cdot I_{ds}(uA) \\ V_{eff} = 0.4V \text{Celt} W(um) = 0.22L \cdot I_{ds}(uA) \\ V_{eff} = 0.4V \text{Celt} W(um) = 0.22L \cdot I_{ds}(uA) \\ V_{eff} = 0.4V \text{Celt} W(um) = 0.22L \cdot I_{ds}(uA) \\ V_{eff} = 0.4V \text{$$

74

バックゲートバイアス効果

直線で近似してもそれほど大きな誤差にはならない。



2007.01.15

Nch, L=0.2um, W=2um, V_{eff} =0.2V/ $\subset C_{ox}$ =8.85fF/um²

C_{gs}=2.9fF C_{gd}=0.72fF C_{ds}=1.82fF

Pch, L=0.2um, W=2um, V_{eff} =0.2V/ $\subset C$

 C_{gs} =3.0fF C_{gd} =0.63fF C_{ds} =2.2fF

スイッチのコンダクタンス

スイッチのオンコンダクタンスの入力電圧依存性をキャラクタライズしておく



スイッチのコンダクタンス

スイッチのオンコンダクタンスは $V_{dd}/2$ のときに最小値を取る。 電圧依存の対称性を取ると W_p は W_n の4倍程度に設定しなければならない。



A. Matsuzawa, Titech, VDEC 2007

スイッチのフィードスルー

SCF回路ではスイッチオフ時のフィードスルーが問題になる。

 $W_{P}=W_{N}=1.8um$





スイッチのフィードスルー

WpとWnをアンバランスにすると電圧誤差は大きくなる。



スイッチのフィードスルー



2007.01.15

参考文献

- P.R.Gray, P.J.Hurst, S.H. Lewis, R. G. Meyer, "Analysis and Design of Analog Integrated Circuits," Fourth Edition, John Wiley & Sons.
- D. A. Johns, K. martin, "Analog Integrated Circuit Design," John Wiley & Sons.
- B. Razavi, "Design of Analog CMOS Integrated Circuits," McGraw-Hill.
- P. E. Allen, D. R. Holberg, "CMOS Analog Circuit design," Second Edition, OXFORD University Press.
- R. J. Baker, H. W. Li, D. E. Boyce, "CMOS Circuit Design, Layout, and Simulation," IEEE Press.
- R. Gregorian, "Introduction to CMOS OP-AMPS and Comparators," John Wiley & Sons.
- J. H. Huijsing, "Operational Amplifiers, Theory and Design," Kluwer Academic Publishers.

TRパラメータの決め方



Lの決定

通常の設計法のテキストではW/Lの決定までは述べている。 しかし、これは比率であり、実際にL,Wを決定するのはどうしたら良いか。

回路の仕様とゲート長Lの関係を見てみる



これらはすべてゲート長Lを短くした方がその2乗に比例して良くなる

2007.01.15

Lの 決定

$$\begin{split} \mathbf{V}_{\mathrm{T}} | \vec{\mathrm{i}} \vec{\mathrm{5}} \mathbf{O} \\ \delta V_{\mathrm{T}} &= \frac{1}{C_{_{\mathrm{OX}}} \sqrt{LW}} = \frac{1}{C_{_{\mathrm{OX}}} L \sqrt{\frac{W}{L}}} = \frac{V_{_{eff}}}{L} \sqrt{\frac{\mu}{2C_{_{\mathrm{OX}}} I_{_{ds}}}} & \text{LIC反比例} \\ \\ \mathbf{\overline{m}} \\ \mathbf{$$

ドレインコンダクタンスgds

$$g_{ds} = \lambda I_{ds} = \frac{K_{ds}I_{ds}}{2L\sqrt{V_{ds} - V_{eff}} + \phi_0}$$
 Lに反比例

バラツキ、1/fノイズ、ドレインコンダクタンスを良くするにはゲート長Lを長くする

2007.01.15

 g_{b}

バックゲート電圧が変化してもI_{ds}は変化する。この係数がg_bである。



2007.01.15