# 並列型A/Dコンバータにおけるエンコーダの高速化の検討

Study of High Speed Encoder Using in Flash A/D Converter

浅田	友輔	宮原	正也	ц	印田 健一	松澤 昭
Yusuke A	Asada	Masaya N	/liyahara	Ker	ichi Okada	Akira Matsuzawa

東京工業大学 理工学研究科 電子物理工学専攻 Department of Physical Electronics, Tokyo Institute of Technology

# 1 はじめに

1Gbps を超えるワイアレス通信技術の実現のため、高 速 A/D コンバータの開発が重要になっている。現在、高 速動作に適したアーキテクチャとして並列型 A/D コン バータが主流になっており、Si CMOS プロセス微細化 により、更なる高速化が期待されている。

本発表では、並列型 A/D コンバータの要素回路であるエンコーダの遅延時間に着目し、それを最適化する設計手法を検討した。プロセスの微細化による性能向上の比較と併せて、これを報告する。

### 2 エンコーダ回路の最適化

図1に示すように、並列型 A/D コンバータはコンパ レータアレイとエンコーダから構成されている。高速化 のためには両者の最適化が必要だが、今回はエンコーダ 回路の遅延時間に着目して検討を行う。

エンコーダはサーモメータコードを論理処理する回路 とコーディングドットを用いた ROM によって構成され る。エンコーダの性能は ROM 部が支配的である。ROM の伝播遅延時間は、ドットに配置されるトランジスタの 駆動能力とビット線に寄生する負荷容量によって決定さ れる。MOS の駆動能力や寄生容量がチャネル幅 W に比 例することに着目すると、エンコーダの伝播遅延時間を W の関数として次のように見積もることができる [1]。

$$T_{pd} \approx aW + \frac{b}{W} + c \tag{1}$$

ここで、*a,b,c*は、プロセスパラメータやエンコーダ のトポロジから求まる定数である。

本発表では、エンコーダのトポロジとして、コンパ レータのメタステーブル出力に耐性があり、コーディン グドット数を大幅に削減できる、Multistage Duplex Gray Coding 方式 [2] を用いて、モデルの妥当性の検証を行っ た。ROM において、ドット数の最も多いビット線の遅延 が問題となるため、これを評価の対象とした。モデル、 および、シミュレーションによるエンコーダの伝播遅延 時間の比較結果を図 2 に示す。この結果から分かるよう に、伝播遅延や最適なトランジスタサイズを約 30 %の 誤差で求めることができている。

# 3 プロセスの微細化による性能向上の評価

次に、Si CMOS プロセスの微細化によるエンコーダ の性能評価を行った。図3は0.13μmプロセス、および 90nm プロセスにおけるエンコーダの遅延時間と ROM のトランジスタサイズの関係を表している。比較条件と して、電源電圧や、ROM以外の論理回路を構成するトラ ンジスタのアスペクト比は共通とした。この結果から、 微細化により伝播遅延時間の約20%の削減が見込める。 表1に伝播時間が最適となるトランジスタサイズと、動 作周波数および消費電力を記した。同一の動作周波数で は、約30%の消費電力を低減している。

### 4 まとめ

本発表では並列型 A/D コンバータの要素回路である エンコーダに着目し、伝播遅延時間を最小化するチャネ ル幅の存在を示した。また、エンコーダのプロセス依存 性について伝播遅延時間、消費電力の観点から論じ、プ ロセスの微細化が有利であることを示した。

#### 参考文献

- T. Sakurai, IEEE J Solid-State Circuits, vol. 27, no 7, pp 1014-1019, July 1992.
- [2] A.Matsuzawa, et al., Symp. On VLSI Cir., pp. 113-114, May. 1991.



図1 並列型 A/D コンバータのシステム構成



表1 消費電力の比較

プロセス	0.13um	90nm						
動作周波数 [GHz]	2GHz		4GHz					
チャネル幅 [um]	3.0	3.3	3.8					
消費電力 [mW]	0.88	0.60	1.2					