

スイッチのオン抵抗が パイプライン型ADC性能に及ぼす影響と セトリング時間最適設計技術の検討

〇宮原 正也、松澤 昭 東京工業大学大学院 理工学研究科電子物理工学専攻



発表内容

- 1. 背景·目的
- 2. SWのON抵抗がMDACの性能へ与える影響
 ●解析モデル・応答式の導出
 ●スイッチON抵抗のセトリングへの影響
 ●スイッチON抵抗の最適化
 - ●ポール・ゼロ解析
- 3. マルチビットMDACの性能解析
 ●小信号解析(Slewingを含まない場合)
 ●大信号解析(Slewingを含む場合)
- 4. まとめ

1. Pipelined ADC (1.5bit)





2. 背景·目的



- 1. SWのON抵抗がMDACの性能に与える影響を明らかにする。
- 2. セトリング時間を最短にするSWのON抵抗条件を導出する。
- 3. SWの最適化を生かすMDACの構成について考える。



発表内容

1. 背景·目的

2. SWのON抵抗がMDACの性能へ与える影響

●解析モデル・応答式の導出 ●スイッチON抵抗のセトリングへの影響 ●スイッチON抵抗の最適化 ●ポール・ゼロ解析

3. マルチビットMDACの性能解析 ●小信号解析(Slewingを含まない場合) ●大信号解析(Slewingを含む場合)





3. 解析モデル



解析を行うMDAC



- ●高速化・低消費電力化のため
 Switched OpAmp技術を使用
 →次段のサンプリングSW削除
- ●マルチビットMDACを考慮 *M* bit/stage MDACの場合

 $G_{MDAC} = 2^M = m + 1$ $C_L = C_{po} + C_o$ |r_s:リファレンスSW ON抵抗 r_f : フィードバックSW ON抵抗 C₀:単位容量 $|C_{pi}: OpAmp入力寄生容量|$ C_{po} : OpAmp出力寄生容量 $|g_m: OpAmp入力トランジスタ|$ トランスコンダクタンス |r_L:OpAmp出力抵抗 $|\omega_{p2}$: OpAmp 第2ポール



4. MDACの応答式





5. MDACのステップ応答

$$v_{out} = -mV_{in} \left[1 - \frac{1}{2} (1 + \gamma) e^{-(\alpha - \beta)t} - \frac{1}{2} (1 - \gamma) e^{-(\alpha + \beta)t} \right]$$

1.0Normalized Step Response 0.8 $r_f = 600\Omega$ 0.6 $r_f = 400\Omega$ 0.4 $1-\frac{1}{2}(1+\gamma)e^{-(\alpha-\beta)t}$ 0.2 $\frac{1}{mV_{in}}v_{out}$ 0.0 0.0 1.0 2.03.0 Time [ns] Step Response of the MDAC.

遅い成分

速い成分

Model Parameterm r_s g_m C_o C_{pi} C_{po} 3100 Ω 11.4mS1pF114fF270fF

リンギングが起きない場合 $\alpha > 0, \beta > 0, \alpha > \beta$

$$\alpha - \beta < \alpha + \beta$$

ステップ応答は第2項で ほとんど決まる。



6. スイッチON抵抗の最適化

$$v_{out} = -mV_{in} \left[1 - \frac{1}{2} (1 + \gamma) e^{-(\alpha - \beta)t} - \frac{1}{2} (1 - \gamma) e^{-(\alpha + \beta)t} \right]$$



速い成分

セトリングを速めるには 第2項を小さくすれば良い。 $(1 + \gamma) = 0$

となるON抵抗の条件は

$$r_{f_opt} = mr_s + \frac{(m+1)}{g_m}$$

$$v_{out_opt} = -mV_{in}\left(1 - e^{-\frac{g_m}{(m+1)C_L}t}\right)$$



7. MDACのセトリング時間

$$v_{out} = -mV_{in} \left[1 - \frac{1}{2} (1 + \gamma) e^{-(\alpha - \beta)t} - \frac{1}{2} (1 - \gamma) e^{-(\alpha + \beta)t} \right]$$

遅い成分



速い成分

Verr:出力許容誤差

a)
$$r_f < r_{f_opt}$$
 $e_o: \frac{V_{err}}{V_{in}}$

$$t_{set} \approx \frac{1}{\alpha - \beta} \ln \left[\frac{1}{2e_o} \frac{(m + \gamma)}{m} \right]$$

b)
$$r_f = r_{f_opt}$$

$$t_{set_opt} = \frac{(m+1)C_L}{g_m} \ln\left(\frac{1}{e_o}\right)$$

Sim,Calは5%以内で一致



8. ポール・ゼロ解析





発表内容

1. 背景·目的

SWのON抵抗がMDACの性能へ与える影響
 ●解析モデル・応答式の導出
 ●スイッチON抵抗のセトリングへの影響
 ●スイッチON抵抗の最適化
 ●ポール・ゼロ解析

3. マルチビットMDACの性能解析 ●小信号解析(Slewingを含まない場合) ●大信号解析(Slewingを含む場合)

4. まとめ



9. Pipelined ADC MDACのマルチビット化

●ステージ数削減により低消費電力化、省面積。
 ●1ステージあたりのゲインが上がるため、速度が懸念事項。

シングルビット構成





10. Multi-bit MDAC

●MDACをマルチビット化したときにSWのON抵抗が与える影響は? ●MDACは何ビット構成が有利なのか?



Model Parameter

m	r _s	${g_m}$	C_{pi}	C_{po}
2 ^{<i>M</i>} -1	100Ω	11.4mS	114fF	270fF

1. サンプリング容量(m+1)C。を一定とする。 2. 次段の容量は

次段のサンプリング容量 = $\frac{前段のサンプリング容量}{$ 前段の利得 = C_o

3. 出力許容誤差は入力換算で等しくなるように (*m*+1)倍ずつ大きくなる。



11. 小信号解析





$$r_{f_opt} = mr_s + \frac{(m+1)}{g_m}$$

3bit構成時

 $r_f = r_s$ 7.2 ns $r_f = r_{f_opt}$ 50%低減 3.5 ns

> mが大きいほうが r_f に 対する感度が小さい。

多ビット構成のほうが SW最適効果を出しやすい。



m=1の時と比較してm=7では10%程度セトリング時間が増加。 オペアンプの出力寄生容量次第で増減値は変化する。





13. 大信号解析

●スルーイングが生じる場合を想定。
 ●電流制限=1mA, 出力信号振幅=1V(single)、r_f = r_{f_opt}を仮定。





14. スルーイングを含むセトリング時間の導出









スルーイングを含むセトリング時間 vs. $m(m=C_s/C_f)$ Simulationと計算結果

Matsuzawa Lab. 16. SWの最適化を生かすMDAC構成



17. まとめ

- 1. SWのON抵抗がMDACの性能に与える影響を明らかにした。 SWのON抵抗の変化に対するポール・ゼロの動きからセトリングの形状、 セトリング時間の変化、セトリング時間最適化のメカニズムを示した。
- 2. セトリング時間を最短にするSWのON抵抗条件を導出した。

$$r_{f_opt} = mr_s + \frac{(m+1)}{g_m}$$
 $r_f = r_s$ $r_f = r_{f_opt}$ 50%低減
7.2 ns 3.5 ns (3bit構成)

3. SWの最適化を生かすMDACの構成について考察した。 SWの最適化の効果の出しやすさ、スルーイングを含めた時のセトリング 時間を考えるとマルチビット化した方が速度、消費電力の面で有利な場合が ある。また、Loading Free Architectureを用いた場合は効果がでやすい。

今後の課題

SWのON抵抗入力依存性を考慮した上で 実設計に取り込む方法について考える。

Matsuzawa Lab.

Matsuzawa Lab.

謝辞

本研究は(株)半導体理工学研究センター (STARC)の支援を受けて実施されたものである。

ここに感謝の意を表する。









式の詳細

$$v_{out} = \frac{s + z_1}{(s + p_1)(s + p_2)}$$

$$z_{1} = \frac{g_{m}}{C_{o}(-1+g_{m}r_{f})} \qquad p_{1} = \alpha - \sqrt{\alpha^{2} - \frac{g_{m}}{mC_{o}C_{L}(r_{s}+r_{f})}} \qquad p_{2} = \alpha + \sqrt{\alpha^{2} - \frac{g_{m}}{mC_{o}C_{L}(r_{s}+r_{f})}}$$

$$v_{out} = -mV_{in} \left[1 - \frac{1}{2} (1 + \gamma) e^{-(\alpha - \beta)t} - \frac{1}{2} (1 - \gamma) e^{-(\alpha + \beta)t} \right]$$

$$\alpha = \frac{mC_{o}(1 + g_{m}r_{s}) + C_{L}(m+1)}{2mC_{o}C_{L}(r_{s} + r_{f})} \qquad \beta = \sqrt{\alpha^{2} - \frac{g_{m}}{mC_{o}C_{L}(r_{s} + r_{f})}} \qquad \gamma = \frac{1}{\beta} \left(\alpha + \frac{1 - g_{m}r_{f}}{mC_{L}(r_{s} + r_{f})}\right)$$

ペル Matsuzawa Lab. Tokyo Institute of Technology スルーイング込みのセトリング時間

$$t_{set1} = \frac{(m+1)}{g_m} \ln \left[\frac{1}{e_o}\right]$$

$$\begin{split} t_{s1} &= \frac{(m+1)}{g_m} \ln \Biggl[\frac{(m+1)C_L V_{eff}}{2mC_{eff} V_{in}} \Biggr] \\ t_{s3} &\approx t_{set1} - t_{s1} = \frac{(m+1)C_L}{g_m} \ln \Biggl[\frac{2mC_{eff} V_{in}}{e_o(m+1)C_L V_{eff}} \Biggr] \\ V_{slew} &= -mV_{in} \Biggl(1 - e^{-\frac{g_m}{(m+1)C_L} t_{s1}} \Biggr) = -mV_{in} \Biggl[1 - \frac{2mC_{eff} V_{in}}{(m+1)C_L V_{eff}} \Biggr] \longleftrightarrow \quad \text{ $\%$ isomorphisms in $(m+1)C_L V_{eff}$ or m isomorphisms in $(m+$$