#### 素子の微細化がアナログCMOS回路に 及ぼす影響についての研究

~CMOS演算増幅器及びパイプライン型ADC性能のデザインルール依存性~

〇宮原 正也 倉科 隆 松澤 昭

東京工業大学 電子物理工学専攻 松澤研究室

# 研究目的

ADCの性能・用途

・8-14bit、数M~数100MHzの変換ではパイプライン型ADC
 ・更に高精度、高速、低消費電力なパイプライン型ADCの開発が期待
 →素子の微細化により高速化・低電力化が可能か?



# 研究目的



パイプライン型ADCの必要性能



TITECH Matsuzawa\_lab

 $N:分解能f_c: 変換周波数 4$ 

オペアンプ回路の性能



アナログにおけるトランジスタの微細化

アナログにおいて微細化とは同一 $g_m$ (=電流)において容量と面積が減少することである。



トランジスタの微細化によるオペアンプの性能変化



GBW <sub>close</sub>の算出



 $g_m$ :入力部トランジスタのトランスコンダクタンス  $C_s, C_f$ :帰還容量

C<sub>al</sub>:次段の帰還容量の和

*C<sub>pi</sub>*,*C<sub>po</sub>*:オペアンプの入力,出力寄生容量 *R<sub>L</sub>*:オペアンプ出力抵抗 ω<sub>p2</sub>:オペアンプの第2ポール 次段の帰還容量を1/2ずつ減ずると仮定すると、

$$C_{oL} = \frac{C_s + C_f}{2}$$
$$C_o = C_s = C_f = C_{oL}$$

$$GBW_{\_close} = \frac{g_m}{2\pi C_o} \frac{1}{\left(2 + \frac{C_{pi}}{C_o}\right) \left(1 + \frac{C_{po}}{C_o}\right) + \left(1 + \frac{C_{pi}}{C_o}\right)}$$

これより、

GBW <sub>close</sub>の推定

電流  $I_{ds}$ で規格化した寄生容量  $C_{pi}, C_{po}$ をもとに  $GBW_{close}$ を推定する。



Ids:各トランジスタの動作電流(全体では4Ids)

ADCの変換周波数の推定(1)

帰還容量 $C_{p}$ よりも寄生容量 $C_{p}$ 、 $C_{p}$ 。が小さい時は電流に比例して変換周波数 $f_{c}$ は増加する。  $C_{p}$ よりも $C_{p}$ 、 $C_{p}$ 。のどちらかが大きくなると $f_{c}$ は飽和し、さらに $C_{p}$ 、 $C_{p}$ 。共に $C_{p}$ より大きくなると $f_{c}$ は電流に反比例する。



10bitでは電流を増したところで微細化の効果が見られるが、12、14bitではC。が大きすぎるためほとんど微細化の効果が現れない。1Vpp振幅では12、14bitに対応するのは難しい。



各デザインルールの電源電圧 $V_{dd}$ に合わせて信号振幅を最大化する。 信号振幅を大きくすることで $C_o$ を小さくし、 $GBW_{close}$ を大きくする。



信号振幅の最適化(8bit)

帰還容量が小さいので寄生容量の小さな微細プロセスが有利。



TITECH Matsuzawa\_lab

信号振幅の最適化(10bit)

各デザインルールで有利な領域が存在する。



TITECH Matsuzawa\_lab



TITECH Matsuzawa\_lab

信号振幅の大きく取れる緩いプロセスが有利。

信号振幅の最適化(14bit)



TITECH Matsuzawa\_lab



NMOS, PMOS入力の違い

 $GBW_{close}$ は $\omega_{p2}$ の影響を考慮しなければならない。NMOS,PMOS入力両方の検討が必要



	90nm	0.13 μ m	0.18μm	0.25 μ m	0.35 <i>μ</i> m
f <sub>p2_N</sub>	18.6	15.4	4.1	1.7	1.1
[ĜHz] I <sub>p2_P</sub>	30.4	20.3	9.4	3.4	3.4
GHz					

各デザインルールにおける第2ポールの比較

## NMOS, PMOS入力の違い

同一電流ではPMOSよりNMOSの方が*GBW*\_close</sub>は高いが、NMOS入力は最大*GBW*\_close 安定動作条件*GBW* open < fp2 N/2を満足しないため、*GBW* close はfp2 N で制限される。



まとめ

結果

- パイプライン型ADCの微細化による性能の変化のメカニズムを明らかにした。
  ①微細化により寄生容量は低減できるが、低電圧化により帰還容量は増加する。
  ②帰還容量より寄生容量が小さい場合のみ電流の増加により変換周波数を上昇することが出来る。
  ③帰還容量より寄生容量が大きい場合は消費電流を増加させると変換周波数が下がる領域がある。
- 2. 各デザインルールにおけるパイプライン型ADCのI<sub>ds</sub>ーf<sub>c</sub>とデザインルール依存性を明らかにした。 ・8~10bit・・・寄生容量の小さい微細化プロセスが有利 ・12~14bit・・・信号振幅の大きく取れるプロセスが有利
- 3. P型、N型入力オペアンプの性能の違いについて明らかにした。
- ・同一電流ではPMOSよりNMOSの方がGBW\_close</sub>は高いが、NMOS入力は最大GBW\_closeで安定動作
  条件GBW\_open<fp2\_N/2を満足しないため、GBW\_closeはfp2\_Nで制限される。</li>



- 高分解能において高いDCゲインが求められる→スーパーカスコード技術などが必要
  - スーパーカスコード型オペアンプなどの解析を進め、最適設計技術を構築する。

謝辞

#### 本研究は(株)半導体理工学研究センター (STARC)の支援を受けて実施されたものである。

#### ここに感謝の意を表する。