

ソフトウェア無線に向けた A/D変換技術

東京工業大学

松澤 昭



2014.05.22



- ・ソフトウエア無線を実現するADC
- ディペンダブル 12bit SAR ADCの開発
- 時間領域処理を用いた7bit 2.2GSps ADC
- レイアウトドリブン設計とプログラマブルアナロ
 グ回路技術









ADC の変換方式

Flash, SAR, パイプライン, ΔΣが主要なアーキテクチャである

ΤΟΚΥΟ ΤΕΕΗ

Pursuing Excellence





ADCの開発傾向:SNDRと変換速度 6 L数年のADC開発はSNDR 60dB以下で高速化が図られ

ここ数年のADC開発はSNDR 60dB以下で高速化が図られ SNDR (有効ビット)の向上は停滞している

SNDR 70 dB以下の領域 FoMは消費電力で制限されて比較器ベースの SAR ADC SNDR 70 dB以上の領域 FoMは熱雑音で制限されてオペアンプベースのΔΣ型ADC



B. Murmann, "ADC Performance Survey 1997-2011," [Online].



微細化とADC性能

ΤΟΚΥΟ ΤΕΕΗ

Pursuing Excellence

Matsuzawa & Okada Lab.

FoM(動作エネルギー)の減少は微細化が寄与している。 ただし、高SNDRにおいてはさほど寄与していない。



B. Murmann, "ADC Performance Survey 1997-2011," [Online].

微細化とSNR

8

ΤΟΚΥΟ ΤΕΕΗ

ellence 高いSNRを実現するには緩いデザインルールが必要である。

 $SNR(dB) = SNR_0(dB) - 10\log(BW)$



ADCの開発傾向: SNDRとP_d/f_s

ΤΟΚΥΟ ΤΙΕΓΗ

SNDRと変換エネルギーは比例する。現状は理論限界に迫っている。Pursuing Excellence



2014.05.22

ADCの信号帯域とSNDR

帯域1GHzではSNDRは最大50dB程度, 500MHzで60dB, 100MHzで70dB



SR研 松澤



ΤΟΚΥΟ

ADCの信号帯域と消費電力

帯域1GHzでは、50dB程度では数W、30dBだと数mW。 Pursuing Excellence 帯域500MHzで60dB、数10mW。帯域40MHzで70dB、数10mW。



SR研 松澤



ΤΟΚΥΟ ΤΕΕΗ

ADCのジッタの影響

TOKYのTECH 1GHzもの広帯域信号ではサンプリングジッタの影響が顕著。 70dBの達成には0.1ps以下のジッタが不可欠。



SR研 松澤



12

PLLの消費電力とジッタ 13 通常のLC VCOを用いたPLLのジッタは0.2ps~0.8psで消費電力 は数10mW。最近, サブサンプリング技術を用いた0.15psで 10mW程度のPLLが開発された。



Fig. 17. Jitter and power comparison between this work and the classical PLLs.



PLLの性能比較

TOKYO TIECH PursuingExcellence

0.1psのジッタはクロックの引き回し、SoC搭載時のノイズを考えると困難である。

TABLE I PLL PERFORMANCE AND COMPARISON

| | This Work | [9] | [7] | [6] | [5] | [3] |
|--|----------------|--------------|------------|---------------|---------------|----------------|
| Output Freq. (GHz) | 2.21 | 3.67 | 20 | 3.125 | 2.4 | 10 |
| Reference Freq. (MHz) | 55.25 | 50 | 78 | 62.5 | 25 | 2500 |
| In-band Phase Noise | -126@200kHz | -108@400kHz | -81@60kHz | -108@100kHz | -108@1MHz | -109@600kHz |
| Normalized In-band Phase Noise (dBc/Hz ²) | -235@200kHz | -222@400kHz | -207@60kHz | -220@100kHz | -218@1MHz | -215@600kHz |
| Power (mW) | 7.6 | 39 | 22.5 | 25 | 19.5 | 81 |
| RMS Jitter (ps) | 0.15 (10k-40M) | 0.2 (1k-40M) | ? | 0.56 (1k-50M) | 0.6 (10k-40M) | 0.22 (10k-20M) |
| Active Area (mm ²) | 0.18 | 0.95 | 0.6 | 0.43 | 0.70 | 0.71 |
| Technology (µm) | 0.18 | 0.13 | 0.13 | 0.13 | 0.12 | 0.18 |

* It is a fractional-N PLL

X. Gao, B. Nauta, et al., JSC. Vol.44. No. 12, pp. 3253-3263, Dec. 2009.



DACの信号帯域とSNDR

基準を70dB以上のSNDRとすると、これまでは500MHz程度の帯域であったが、最近は1GHzに迫っている。

ISSCC2013, Session 26.7, Wei-Te Lin, et al.





15

ΤΟΚΥΟ ΤΙΕΓΗ

DACの性能比較

DACは期待できる性能が実現されている

| | This Work | ISSCC 2012 | ISSCC 2011 | ISSCC 2009 | |
|----------------------------|-------------------------------|------------|------------|------------|-----|
| Resolution, N | 12 | 14 | 12 | 12 | |
| CMOS Process | 40nm | 0.18µm | 90nm | 65nm | |
| Supply (V) | 1.2 | 1.8 / 3 | 1.2 / 2.5 | 1/2.5 | |
| f _{clk} (GS/s) | 1.6 | 3 | 1.25 | 1.6 | 2.9 |
| l _{load} (mA) | 16 | 20 | 16 5 | | 0 |
| Power (mW) | 40 | <600ª | 128 | - | 188 |
| BW _{70dB} (MHz) | 800 | 350 | 500 | 225 | 200 |
| $V_{swing,pp}(V)$ | _{swing,pp} (V) 0.8 1 | | 0.8 | 2.5 | |
| Area (mm ²) | 0.016 | 4 | 0.825 | 0.31 | |
| SFDR _{Best} (dB) | 74.0 | 84.0 | 75.0 | 74.0 74.5 | |
| SFDR _{Worst} (dB) | 70.3 | 52.0 | 66.0 | 52.5 | - |

^a 600mW@5GHz



6

Pursuing Excellence

ΤΟΚΥΟ

マルチチャネル化

帯域を制限し、マルチチャネル化を図る方法もあるが、PursuingExcellence システムが複雑になりすぎるのではないか





ΤΟΚΥΟ ΤΕΕΗ

2014.05.22

まとめ:ソフトウエア無線を実現するADC

受信部

- 広帯域LNA, 広帯域フィルタは実現可能
- ADC:以下が携帯端末で使用可能
 - BW=1GHz, SNDR=40dB (6.5bit) で数10mW
 - BW=500MHz, SNDR=60dB (10bit)で数10mW
 - BW=40MHz SNDR=70dB (12bit)で数10mW
- PLL: 0.1psジッタが必要
- マルチチャネル化:課題多し
- 送信部
 - DACを含め実現可能
- 今後の課題
 - 仕様の明確化とシステムの妥当性検討
 - SFDR, 消費電力, 出力電力, 妨害波と受信波レベルとBERなど



ΓΠΚΥΠ



ディペンダブル 12bit SAR ADCの開発

一つのADCコアで殆どすべての無線規格の信号 を変換可能で最小の消費電力で動作する



2014.05.22





SR研 松澤

Matsuzawa & Okada Lab.

SAR ADC: 汎用ADC

SAR ADCは最も低いエネルギーで動作するADCである。 Pursuing Excellence このSARを汎用ADCとして用いたい。 容量ミスマッチや寄生容量によるリニアリティ劣化はデジタル的に補償する



12bit, 65nmCMOS, 0.03mm²

420μm S. Lee, A. Matsuzawa, SSDM 2013

ΤΟΚΥΟ

T |= |





ダイナミック型比較器

ダイナミック型比較器はCMOSロジックと同様貫通電流がゼロで 動作する。最大4GHzの動作が可能だが、数Hzの低速でも動作する。 ノイズが大きく10bit以上の高分解能化が困難であったが、低ノイズ回路の開発に より12bitの高分解能化が可能となった。



M. Miyahara, Y. Asada, D. Paik, and A. Matsuzawa, "A Low-Noise Self-Calibrating Dynamic Comparator for High-Speed ADCs," A-SSCC, Nov. 2008. Yusuke Asada, Kei Yoshihara, Tatsuya Urano, Masaya Miyahara, and Akira Matsuzawa, "A 6bit, 7mW, 250fJ, 700MS/s Subranging ADC," A-SSCC, 5-3, pp. 141-144, Taiwan, Taipei, Nov. 2009.



22

ΤΟΚΥΟ ΤΙΞΕΗ

2014.05.22

ダイナミック型比較器のノイズ

23

Matsuzawa 🙀 & Okada Lab.

ΤΟΚΥΠ

ダイナミック型比較器の構成をラッチの前にCMOS増幅器を設けた構成^{Pursuingl} にすることで、ノイズを低減させた。またノイズレベルが負荷容量でほぼ決定 されることを見出し、ノイズと消費電力の最適化指針を導いた。



A. Matsuzawa, ASICON 2009, pp. 218-221, Oct. 2009.

動作タイミング

ΤΟΚΥΟ ΤΕΕ サンプリングパルスが入力され、立下りエッジにより逐次比較動 作が開始、12回の変換が行われると変換修了フラグが立つ。 変換に要する時間は12 -- 18ns程度しかかからない。 残りの時間は回路をオフしてリーク電流を遮断できる。 $P_d = f_s \times E_d$ 消費電力はサンプリング周波数に比例 **Conversion** period Sampling 2ns 12ns: 1.2V \rightarrow 18ns: 1.0V Conversion Power on Power off End flag

SR研 松澤

Matsuzawa & Okada Lab.

MIM容量の限界とMOM容量

25

MOM容量はMIM容量と違い微細化により容量密度が増加するigExcellence したがって、微細化プロセスを用いることで占有面積が小さくなり、 距離が短縮されるので、高速化、低電力化を図ることができる。

MOM容量により微細化とともに容量部の面積縮小が可能である



消費電力特性:スケーラブルPd

完全なダイナミック動作により、ADCの消費電力はCMOSロジックと同様 動作周波数に比例する。低い変換周波数では超低電力化が可能。 低い変換周波数では低電圧動作により、より低電力化が可能である。 70MSpsの高速動作を実現。





ΤΟΚΥΟ ΤΕΓΗ

2014.05.22

性能比較

- 最高変換速度:70MSps
- 最低動作電圧:0.8V
- ・ 最小消費電力:2.2mW at 50MSps
- 最小FoM:28fJ
- 最小面積:0.03mm²

12bit SAR ADCs

ΤΟΚΊ

| | | This work | [3] | [4] | |
|---------------------------------|-----------|-----------|--------|-------|-------|
| Resolution (bit) | 12 | | | 12 | 12 |
| V _{DD} (V) | 0.8 1 1.2 | | | 1.2 | 1.2 |
| fsample (MHz) | 30 | 50 | 70 | 45 | 50 |
| Pd (mW) | 0.8 | 2.2 | 4.6 | 3 | 4.2 |
| SNDR (dB) | 62 | 64 | 65 | 67 | 71 |
| FoM (fJ) Nyq/DC | 81/28 | 62/33 | 100/45 | 36/31 | 36/29 |
| Technology (nm) | 65 | | 130 | 90 | |
| Occupied area(mm ²) | 0.03 | | | 0.06 | 0.1 |

S. Lee, A. Matsuzawa, et al., SSDM 2013.

[3] W. Liu, P. Huang, Y. Chiu, ISSCC, pp. 380-381, Feb. 2010.

[4] T. Morie, et al., ISSCC, pp.272-273, Feb. 2013.



TOKYDTECH Pursuing Excellence SNRは信号帯域が20MHzで62dB, デジタルフィルターで信号帯域を制限する ことでSNRを向上できる。帯域1MHzで78dBのSNRを実現 高い信号帯域に対してはインターリーブで対応の予定。 消費電力はこれまでの通信用ADCに比べ最少。

SNRと信号帯域:スケーラブルSNR

S. Lee, A. Matsuzawa, et al., SSDM 2013

1V, 50MSps Operation

28





2014.05.22



時間領域処理を用いた

7bit 2.2GSps ADC

2014.05.22





ABB用7bit 2.2GSps ADCの開発

- ・16QAM用7bit ADC
- ・ダイナミックアンプで電圧を時間差信号に変換
- ・時間差信号をロジックセルを用いて折り返し特性を実現

M. Miyahara, A. Matsuzawa, ISSCC 2014





30

UTECH PursuingExcellence

ΤΟΚΥΟ

電圧差から時間差への変換

 プロKYロ TECH ダイナミックアンプでは電位差の大きな入力ほど早く信号が出力される ことをExcellence 用いて, 電圧差から時間差に変換している。



2014.05.22

時間領域での折り返し

32

Matsuzawa 🙀 🖓

ΤΟΚΥΟ

タイミング上の折り返しは簡単な論理回路で実現できるPursuingExcellence





折り返し信号間の補間

TDKYDTECH 折り返し信号間を補間することで、高精度なA/D変換が可能になる





33

2014.05.22

補間比較器

重みづけされたインバータで補間を実現し SRラッチでタイミングの比較を行う



34

Pursuing Excellence

ΤΟΚΥΟ ΤΕΕΡ

性能比較

2GS/s以上のFlash型ADCとして最も高いSNDR =37.4dBを達成 キャリブレーション回路無しで動作可能。

消費電力が大きいが,最適化で半減は可能

ΤΟΚΥΟ

Pursuina Excellence

| | ISSCC 2008 [3] | VLSI 2012 [8] | VLSI 2013 [9] | This work |
|------------------------------|----------------|---------------|---------------|-----------|
| Technology | 90nm | 40nm | 32nm SOI | 40nm LP |
| Resolution [bit] | 5 | 6 | 6 | 7 |
| Power Supply [V] | 1 | 1.1 | 0.85 | 1.1 |
| Sampling Frequency [GS/s] | 1.75 | 3 | 5 | 2.2 |
| Power Consumption [mW] | 2.2 | 11 | 8.5 | 27.4 |
| SNDR @Nyquist [dB] | 27.6 | 33.1 | 30.9 | 37.4 |
| FoMw [fJ/convstep] | 64.5 | 99.3 | 59.4 | 210 |
| FoMs [dB] | 143.5 | 144.4 | 145.6 | 143.3 |
| Core area [mm ²] | 0.0165 | 0.021 | 0.02 | 0.052 |
| Calibration | Off chip | Foreground | Off chip | No need |





レイアウトドリブン設計と プログラマブルアナログ回路技術





アナログIPの開発方針

37

ΤΟΚΥΟ ΤΕΕΙ

アナログ設計リソースが弱い企業でも高性能かつ確実に使いてなせる アナログIPを提供可能にしたい。



2014.05.22

プログラマブルアナログ回路の概念



- 微細化・低電圧化により設計難易度が上昇
- 設計人材の減少(事業選択・集中,リストラ)
- 設計コスト削減の要求(IP開発費減,試作回数減)
- プログラマブルアナログ回路による解決
 - コア回路の種類をできるだけ絞る
 - 微細化・低電圧化に耐えうる回路のみを選抜
 - レイアウトに規則性のあるもののみを選抜(RDAC, CDAC, etc)
 - レイアウトを含め設計の大半を自動化(プログラマブル化)する
 - テスト容易化設計も併せて行う



Matsuzawa & Okada Lab.

2014.05.22





これからのアナログ設計・レイアウト

41





2014.05.22

レイアウト合成技術

RDAC, CDACなど規則性のあるアナログ回路を自動合成^{PursuingExcellence} 開発期間の短縮, 高速・低電力・小面積



2014.05.22

SR研 松澤

& Okada Lab. 💒 🛲



論理回路も規則性を重視して選択し、自動レイアウトに乗せる。



2014.05.22





LOGIC回路、DFF回路、スイッチ回路を一直線に配置配線

| a sector of | 2, 407, 2003, 2007, 2007, 2007, 2007, 2007, 2007, 2007, 2007, 2007, 2007, 2007, 2007, 2007, 2007, 2007, 2007, 2 | | | | | | |
|-------------|---|--------------------------|---|----------------|--------------|---|-----------------|
| | | | | | | | |
| | | | | | | | |
| | | | | ŹŇŪĆŹ | | | |
| | | | | | 27.946 27.02 | | |
| 1946-6 | | | | - An H-1 - A | | | |
| | | | | | | | Handanata Sarah |
| | | | | | | | |
| | | | | | | | |
| | | | | | | | |
| | 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 | | | al a di come | | | |
| | | - / / / | | | | | |
| | | | | / 旧制 / / / | | | |
| | | | | 70667 | | 10 一一 二 二 二 二 二 二 二 二 二 二 二 二 二 二 二 二 二 二 | |
| a street | | | a a constant | end and from t | | Canal Januard IIII Statistic | |
| | | | | | | | |
| 1011 | | | | /小品川(三/二) | | | |
| | | | | -40 Bill4 | | | |
| 10 pt | | | | 700 | | | |
| | | | | | | | |
| | | | | | | | |
| | | | | | | | |



ΤΟΚΥΟ

Pursuing Excellence

2014.05.22

全体のまとめ

- ソフトウェア無線を実現するADC:以下が携帯端末で使用可能^{wingExceller}
 - BW=1GHz, SNDR=40dB (6.5bit) で数10mW
 - BW=500MHz, SNDR=60dB (10bit)で数10mW
 - BW=40MHz SNDR=70dB (12bit)で数10mW
 - 帯域とSNDRのトレードオフを考慮したシステム設計が必要
- ディペンダブルADC
 - 1つのADCで殆ど全ての無線規格をカバー, 消費電力は最小
 - SAR ADCにより可能で、帯域40MHzでSNDR=66dB、オーバーサンプ リングによりSNDRは84dB程度に上昇することが可能
- 時間領域処理を用いた超高速ADC
 - Flash ADCの高分解能化,小面積化に有効
 - 60GHz帯BB用 16QAM通信が実現
- レイアウトドリブン設計とプログラマブルアナログ回路技術
 - 規則性を有するレイアウトにより、高精度、高速、低電力、低コスト
 - 自動レイアウト化が容易で、低コスト、低TAT設計を実現



2014.05.22